Alu Informe Final

UNIVERSIDAD TÉCNICA DE AMBATO FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL INFORME FINAL DEL ALU

MICROPROCESADORES Carrera: Electrónica y Comunicaciones

Nivel: Sexto Electrónica

Alu!"# Par$i%i&a!$e#: D"%e!$e: Fe%'a e!v(": 25/12/2014 Fe%'a &re#e!$a%i)!: 11/12/2014 INFORME *+ TEMA: Unidad Aritmética Lógica ALU!

+ OB-ETIVOS: O./e$iv" Ge!eral: "ise#ar e im$lementar una unidad lógica ALU!% &ue tenga como o$eraciones a la suma' resta' multi$licación

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TÉCNICAFDE AMBATO .I.S.E.I

FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL PERÍODO ACADÉMICO: ABRIL/2014 – AGOSTO/2014

O./e$iv"# E#&e%(0i%"#:  (m$lementar o$eraciones )*sicas del ALU suma' resta y multi$licación!%  Esta)lecer dos n+meros A y , de 2 )its decodi-icados $ara las o$eraciones

)*sicas%  .)tener el resultado de la o$eraciones en dis$lays de  segmentos%

1+ RESUMEN: El ALU Es un circuito digital &ue realia las o$eraciones )*sicas como suma' resta' multi$licación' con la utiliación de com$uestas lógicas decodi-icadores multi$lexores donde el resultado se isualiara en un dis$lay y el signo de la o$eración en un diodo led%

2+ MARCO TEÓRICO: Mar$'a Para3a 45*16 Pr"%e#a3"re#, U!i3a3 Ari$7$i%a l)8i%a ALU+ Re%u&era3" 3e: '$$&:99&ara3aar$'a;+.l"8#&"$+%"95*95<9e#=u! %ir%ui$"= 3i8i$al=reali>a=la#+'$l Es un circuito digital realia las o$eraciones )*sicas como suma' resta' multi$licación Estos circuitos se encuentran incluso dentro de un relo3' $ara lo cual est* realiando una o$eración )*sica' es decir est* sumando el tiem$o% odos los n+cleos de los $rocesadores contienen m+lti$les unidades de e3ecución las cuales contienen m+lti$les unidades ALU%

U!i3a3 Ari$7$i%a L)8i%a, 45*16 u!e3+e#+ Re%u&era3" 3e#3e: '$$&:99???+u!e3+e#9%a.er8ara9&&r"&ia#9M"rill"9?e.@e$%@II92@alu9$ra!#&@al u+&30 Son elementos &ue en )ase a introducirle dos n+meros de n )its x ' y! entregan a su salida mediante tres se#ales el alor de la com$aración  x6y!' ( x7y! y m x8y!% La ALU se com$one )*sicamente de9  Un circuito o$eracional%  :egistros de entradas%  :egistro acumulador%  :egistro de estado%

Estos son los &ue ;acen $osi)les la realiación de las o$eraciones' $ara la cual la mayor



.tros mecanismos mueen datos entre estos registros y la memoria% La unidad de control' es la &ue controla la ALU' a3usta los circuitos y se#ala &ue o$eraciones de)e realia%

;+ MATERIALES O EUIPOS: CIRCUITO *4SUMA6: CIRCUITO  4RESTA6: CIRCUITO1 4*MULTIPLICACIÓN6: + PROCEDIEMIENTO  DESARROLLO: SUMA: Un sumador com$leto es un circuito corn)inacional &ue -orma la suma aritmética de dos )its de entrada% Este consiste en dos entradas =a )its! y una salida =a )its!% "os de las aria)les de entrada denotadas $or A y , re$resentan los n+meros a o$erarse% Las entradas son $ro$orcionadas $or los )its de los sumandos' mientras las salidas son $roducidas $or la suma y el )it de acarreo%

RESTA: La resta de dos n+meros )inarios $uede lograrse tomando el com$lemento del sustraendo $ara agregarlo al minuendo> ediante este método' la o$eración de sustracción se conierte en una o$eración de suma &ue necesita sumadores com$letos $ara su e3ecución% Es un circuito com)inacional &ue realia una resta entre cuatro )its' tomando en consideración &ue se ;a $restado un 1 de un estado menos signi-icatio%

MUTTIPLICACIÓN: La o$eración de multi$licación se lo ;ace a traés de contadores de década y com$aradores los cuales inician su conteo y se detienen al reci)ir una orden de com$aración siendo este el resultado de dic;a o$eración% El ingreso de datos se lo ;ace a traés de interru$tores comunes los cuales ingresan a com$ararse con cierto $atrón% Las salidas se o)tienen en -orma isual gracias a decodi-icadores%

DIVISION: La diisión se la o)tiene $or el mismo $rinci$io de -uncionamiento &ue la multi$licación con la di-erencia de &ue al existir indeterminaciones diisiones $ara 0! el circuito muestra un mensa3e de error% 3




COMPARADOR: La com$aración se realia $or medio de com$uertas ?.: &ue alimentan a un -ull adder $ara realiar la com$aración' una e o)tenido esto se $rocede a la isualiación en dis$lays de *nodos com+n $ara $oder a$reciar de una me3or -orma la com$aración%

CONVERSOR: La conersión se realia de un numero decimal de cuatro )its en los códigos @ray' Exceso ' y AiBen' en el cual mostrara la conersión de uno $or uno los n+meros y tam)ién el resultado -inal de alguna o$eración )*sica dentro del ALU% Entonces se isualiar* en el dis$lays la conersión a los tres códigos antes mencionados de uno en uno los n+meros &ue dieron como resultado de dic;a o$eración &ue genero el ALU' sea esta suma' resta' multi$licación' etc%

+ ESUEMAS: SUMA RESTA MULTIPLICACION DIVISIÓN COMPARADOR CONVERSOR + RESULTADOS ESPERADOS: En la unidad aritmética/lógica en su $rimera eta$a suma' al ingresar dos n+mero s de  )its 4 $ara $arte entera y 4 $ara $arte decimal! se o)tiene como resultado otro numero de  )its% En la eta$a de resta se ingresa dos n+meros de  )its' se o)tiene la su)astación con su res$etio signo decodi-icado% En la unidad aritmética lógica en su eta$a de multi$licación' al ingresar dos n+meros de  )its 4 $ara $arte entera y 4 $ara $arte decimal! se o)tiene como resultado un numero de 1D )its% En la eta$a de diisión se ingresa dos n+meros de  )its' se o)tiene su resultado adem*s su res$ectio control $ara indeterminaciones% En la unidad aritmética lógica en su eta$a de com$aración' al ingresar dos n+meros de  )its 4 $ara $arte entera y 4 $ara $arte decimal! se o)tiene como resultado la com$aración de los dos n+meros de  )its% ediante el ingreso de un $ulso $odemos realiar la com$aración de dos n+meros de  )its 4 $ara $arte entera y 4 $ara $arte decimal!% 4




<+ RESULTADOS OBTENIDOS: En la eta$a suma cuando se realia el ingreso de los n+meros A y , con su $arte entera y su $arte decimal res$ectiamente los $rocesa $ara realiar dic;a o$eración la cual es isualiada en dis$lay con su $arte entera y decimal% En el restador los n+meros tam)ién son ingresados como en la suma' $ero a&u< se ;ace uso de un com$rador el cual $ermite &ue el mayor se reste con el menor y $oner el signo de la res$uesta &ue tam)ién es isualiada en un dis$lay% En la eta$a de la multi$licación cuando se realia el ingreso de los n+meros A y , con su $arte entera y su $arte decimal res$ectiamente los $rocesa $ara realiar dic;a o$eración la cual es isualiada en dis$lay con su $arte entera y decimal% En la eta$a de la diisión los n+meros tam)ién son ingresados como en la multi$licación' $ero a&u< se adiciono un control $ara indeterminaciones diisiones $ara 0!% Un ALU reci)e en su entrada datos los cuales son com$arados $ara realiar una o$eración )*sica% anto entradas como salidas de la o$eración -ueron isualiadas a traés de los dis$lays un entero con un decimal $ara un n+mero A y ,' mientras &ue $ara la salida se o)sera en otro dis$lay%

*5+ CONCLUSIONES:  Un ALU reci)e en su entrada datos los cuales son corn$arados $ara

realiar una o$eración )*sica%  En la eta$a suma a traés de lógica com)inacional S( y la ayuda de

decodi-icadores' se $uede sumar dos o m*s n+meros de n )its%  Se $uede tras-ormar una resta en suma utiliando com$lemento a la ra<

con lo &ue se utilió sumadores $ara o$eración%  anto entradas

como salidas de cada o$eración -ueron isualiadas a traés dis$lay un entero con un decimal $ara un n+mero A y ,' mientras &ue $ara las salidas dos enteros con dos decimales tomando en cuenta &ue en la resta se ;ace uso del )it de signo%

 En la eta$a multi$licación a traés de lógica com)inacional S( y la

ayuda de decodi-icadores' se $uede multi$licar dos o m*s n+meros de n )its%  anto entradas como salidas de cada o$eración -ueron isualiadas a

traés de los dis$lays un entero con un decimal $ara un n+mero A y ,' mientras &ue $ara las salidas dos enteros con dos decimales% 5




 anto entradas como salidas de la o$eración -ueron isualiadas a traés

de los dis$lays un entero con un decimal $ara un n+mero A y ,' mientras &ue $ara la salida se o)sera en otro dis$lay% 

**+ RECOMENDACIONES:  En la im$lementación de cada una de las eta$as del ALU los ca)les se

de)en colocar a niel electromagnéticas y ruido%

$roto)oard

$ara

eitar

inter-erencias

 o conectar una salida a arias entradas directamente $or&ue $uede

ocasionar errores% Lo recomenda)le es utiliar )u--er%  Se de)e utiliar una -uente de alimentación &ue suministre la su-iciente

corriente $ara la o$eración del circuito en el modo $ermanente%

*+ BIBLIOGRAFIA: 

F1G art;a Harada =201I Hrocesadores' Unidad Aritmética/Lógica ALU% :ecu$erado de9 ;tt$9//$aradamart;a5%)logs$ot%co m/2An/AJ/esKunKcircuitoKdigitalKre alia las%;tml /%



F2G Lilliam (% Lugo :am


FGUnidad Aritmética Lógica' 201! uned%es% :ecu$erado ;tt$9//%uned%es/ca)ergara/$$ro$ias/orillo/e)MetcM((/4Malu/trans$Malu%$d-



F4GN% ,recBman% Encoding Circuit' 1 de enero de 1J5D arc;iado en dic 1J5!% Hatente USH. nO 242

desde9

6

Alu Informe Final

Recommend Documents