CIRCUITOS SECUENCIALES SINCRONOS Introducción Los sistemas digitales pueden operar en forma asíncrona o síncrona. En los sistemas asíncronos, las salidas de los circuitos lógicos pueden cambiar de estado en cualquier momento en que una o mas de las entradas cambie. En los sistemas síncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por medio de una señal denominada reloj o clock. Esta señal de reloj consiste en una serie de pulsos rectangulares o cuadrados como se muestra en la figura.
Denominaremos periodo al tiempo entre transiciones sucesivas en la misma dirección, esto es entre dos flancos de subida o entre dos flancos de bajada. La transición de estado en los circuitos secuenciales síncronos se efectúan en el momento en el que el reloj hace una transición entre 0 y 1 (flanco de subida) o entre 1 y 0 (flanco de bajada). Entre pulsos sucesivos de reloj no se efectúan cambios. El inverso del periodo es lo que denominamos la frecuencia del reloj. El ancho del pulso de reloj es el tiempo durante el cual la señal de reloj está en 1. En el análisis anterior sobre ellatch SC podemos ver que es un circuito asíncrono, ya
que el estado cambia en cualquier momento que cambiemos las entradas y no sincronizado con un pulso de reloj.
Para hacerlo síncrono se añade una entrada adicional como se muestra en la figura. El flip-flop sincronizado por reloj consiste del latch básico con compuertas NOR mostrado anteriormente y dos compuertas AND. La salida de las dos compuertas AND quedará en 0 mientras el pulso de reloj esté en 0, sin importar los valores de entrada de S y C. Cuando el pulso de reloj está en 1, la información de las entradas S y C pasa hacia el latch básico. Como puede verse en el diagrama de tiempo, en este tipo de FF ahora los cambios se producen solamente cuando la señal de reloj esté en 1. Pero esto no previene que el FF cambie varias veces durante un ciclo de reloj, y esto no es un comportamiento deseado, por lo tanto de alguna manera este FF sigue siendo de alguna manera asíncrono (por lo menos mientras el pulso de reloj esté en 1).
Hay dos maneras de arreglar esto. Una es la de que el estado cambie una vez que termine el ciclo de reloj, y otra es la que el cambio ocurra en los flancos de bajada o de subida del pulso de reloj. Mas adelante se explicará como hacerlo. Nota: Hasta ahora hemos hablado indistintamente de latch o Flip-flop. La literatura es variada en este aspecto, y para efecto de este curso nos referiremos en general a todos estos circuitos como flip-flop(FF). En general se llama latch al circuito que sea asíncrono y transparente, y Flip-Flop a los
que sean síncronos y no transparentes. 1. Asíncrono: las salidas cambian independientemente del reloj . 2. Transparente: las salidas cambian inmediatamente en respuesta a un cambio en las entradas. 3. Síncrono: las salidas cambian en los flancos de subida o bajada del pulso de reloj. 4. No transparente: durante la duración del pulso de reloj, los cambios en las entradas no se reflejan en las salidas. En la guía siguiente (Flip-Flop) nos referiremos al tipo de FF que utilizaremos a lo largo del curso: los FF disparados por flanco.
Antes de pasar definitivamente a estudiar el comportamiento de los flip flop veamos otras configuraciones. Como vimos anteriormente el FF SC presenta un problema con el estado 11. Existen otras configuraciones que eliminan este estado prohibido.
Flip Flop tipo J K Un flip flop JK es un refinamiento del flip flop SC, en el que se elimina el estado Qn+1 indeterminado. Para J=K=1 el estado futuro será igual al estado presente negado: = TABLA CARACTERISTICA
S C Qn+1 0 0
Qn
0 1
0
1 0
1
1 1
Flip Flop tipo D El flip-flop tipo D mostrado en la figura es una modificación del FF SC. La entrada D va directamente hacia la entrada S y el complemento de D hacia la entrada C. De esta forma tenemos que el estado futuro será igual al valor de la entrada D. TABLA CARACTERISTICA
D Qn+1 0
0
1
1
Flip Flop tipo T Un flip flop tipo T se obtiene uniendo las dos entradas de un flip flop tipo JK. Si T=0 se mantendrá el estado, si T=1 el estado futuro será igual al complemento del estado presente. TABLA CARACTERISTICA
T Qn+1 0
Qn
1
Para todos los FF anteriores la tabla caracteristica describe el comportamiento del FF mientras el reloj está en 1. Durante el periodo en el que el reloj está en 0, no hay cambios en las salidas. Se denominan flip flop disparados por nivel.
No es objetivo de este curso el análisis detallado del comportamiento interno de los flip flops. Solo se muestra la circuiteria interna como referencia. En lo futuro indicaremos los flip flops con su diagrama simplificado.
Entradas asíncronas Los Flip-flops contenidos en los circuitos integrados a menudo proveen unas entradas adicionales para fijar en el estado 1 o en el 0 al FF en cualquier momento de forma asíncrona, sin importar las condiciones presentes en las otras entradas. Esta entradas son normalmente llamadas SET o PRESET (para fijar en 1) o CLEAR (para fijar en 0). Son útiles para colocar los FF en un estado inicial, antes de comenzar con su funcionamiento de forma síncrona, sin la necesidad de utilizar un pulso de reloj. Por ejemplo, después de encender un sistema digital, el estado inicial de los FF es indeterminado. Activando la entrada de clear, se inicializan en cero, y luego se comienza con el funcionamiento normal. La figura muestra un FF con las entradas adicionales mencionadas. Para efecto de este curso y para simplificar los diagramas, a menudo se obviará la inclusión de estas entradas adicionales, si no son necesarias. Estas entradas pueden actuar con un nivel ALTO ( 1 ) o con un nivel BAJO (0) . En las tablas de especificaciones de los circuitos integrados se incluyen tablas que indican en cada caso la forma de funcionamiento. En el caso que se muestra, al aplicar un 0 en la entrada de clear el FF se fijará en 0.
Home
Contenido
Bibliografía
Evaluación
Clases
Guia
Laboratorio
Problemarios
Notas
© 2001 Sandro Costantini
Esta es la versión html del archivo http://www.inele.ufro.cl/bmonteci/pulsos/apuntes/combsec/combsec.doc.
G o o g l e genera automáticamente versions html de los documentos mientras explora la web. Para vincularse a esta página o para marcarla, utilice el siguiente url: http://www.google.com/search? q=cache:21opHVNwcO8J:www.inele.ufro.cl/bmonteci/pulsos/apuntes/combsec/combsec.doc+%22C Google no tiene relación con los autores de esta página ni es res
Se han resaltado estos términos de búsqueda: circuitos secuenciales
Circuitos combinacionales y circuitos secuenciales. Los circuitos digitales pueden ser: combinacionales, o secuenciales. Ambos tipos de circuitos utilizan puertas para tomar decisiones. Ambos tienen entradas y salidas. Pero en los circuitos combinacionales el estado de las salidas depende solamente de los estados en las entradas, por lo cual, para una misma combinación de estados en las entradas habrá siempre la misma respuesta en las salidas. Los circuitos secuenciales en cambio, utilizan elementos de memoria (capaces de almacenar información binaria), por lo que la respuesta en las salidas no depende solamente del estado presente en las entradas sino también de la información previamente almacenada; es decir, una misma combinación de estados en las entradas puede producir estados de salida diferentes. Los elementos de memoria más simples son los latchs (o cerrojos biestables) y los flip-flops (o multivibradores biestables).
Son circuitos combinacionales: Son circuitos secuenciales: las puertas
los latchs y los flip-flops
los codificadores los decodificadores los multiplexores los demultiplexores
los generadores de pulsos
los registros de almacenamiento los registros de desplazamiento los contadores
algunos circuitos aritméticos las memorias los microprocesadores
Next: Tabla de transiciones Up: Diseño de un contador Previous: Diseño de un contador
Diagrama de estados Describe gráficamente el contador (en este caso), indicando cual es el estado siguiente en función del estado actual y de las entradas (que no existen para este caso). La figura 4.2 muestra el diagrama de estados del contador. Notar que como no existen entradas, sólo hay una posible alternativa como estado siguiente dado un estado actual.
Figure 4.2: Diagrama de estados de un contador BCD.
1999-05-21 Next: Tabla de transiciones Up: Diseño de un contador Previous: Diseño de un contador
Diagrama de estados Determina el estado siguiente en función del estado actual y de la entrada A. Si A=1, el contador cuenta ascendentemente y viceversa. Ver la figura 4.5.
Figure 4.5: Diagrama de estados de un contador síncrono BCD ascendente/descendente.
1999-05-21 Next: Tabla de transiciones Up: Detector de secuencias de Previous: Detector de secuencias de
Digrama de estados Asociaremos la salida al estado. Debido a ésto, dentro de cada nodo del diagrama escribiremos un par (estado/salida). La figura 4.8 presenta un diagrama de estados adecuado a la especificación del problema.
Figure 4.8: Diagrama de estados de un detector de tres o más unos consecutivos.
1999-05-21 El comportamiento de los circuitossecuenciales se determina de las entradas, las salidas y los estados de los multivibradores (MVB). Ambas entradas y el estado siguiente son una función de las entradas y del estado presente. El análisis de los circuitossecuenciales consiste en obtener una tabla o un diagrama de la secuencia de tiempos de lasentradas, salidas y estados internos. Es posible escribir expresiones booleanas que describan el comportamiento de los circuitossecuenciale s. Sindirecta embargo, estas expresiones deben incluir la secuencia de tiempos necesaria o indirectamente.
Un diagrama lógico secuencial se reconoce como un circuito si éste incluye multivibradores. Los MVB pueden ser de cualquier tipo y el diagrama lógico puede o no incluir compuertas combinacionales. Muchos circuitos lógicos contienen multivibradores biestables, monoestables y compuertas lógicas que se conectan para realizar una operación específica. Con frecuencia se usa una señal de reloj primaria para ocasionar que los niveles lógicos del circuito pasen a través de una determinada secuencia de estados. En términos generales, los circuitos secuenciales se analizan siguiendo el procedimiento que se describe a continuación:
1. Examinar el diagrama del circuito y buscar estructuras comocontadores o registros de corrimiento para su simplificación.
2. Determinar los niveles lógicos que estén presentes en las entradas de cada multivibrador antes de la incidencia del primer pulso delreloj.
3. Utilizar estos niveles para determinar la forma en que cada multivibrador cambiará en respuesta al primer pulso dereloj.
4. Repetir los pasos 2 y 3 para cada pulso sucesivo de reloj.
2. CIRCUITOS SECUENCIALES SINCRÓNICOS 2.1 Circuitos secuenciales sincrónicos Ejemplo de análisis Ejemplo 1 de diseño Ejemplo 2 de diseño Ejercicios
(Modalidad de reloj) Reducción de tablas de estado Particiones Ejercicios Tablas de implicación Ejercicios Asignación de estados Ejercicios
El comportamiento de los circuitossecuenciales se determina de las entradas, las salidas y los estados de los multivibradores (MVB). Ambas entradas y el estado siguiente son una función de las entradas y del estado presente. El análisis de los circuitossecuenciales consiste en obtener una tabla o un diagrama de la secuencia de tiempos de lasentradas, salidas y estados internos. Es posible escribir expresiones booleanas que describan el comportamiento de los circuitossecuenciales. Sin embargo, estas expresiones deben incluir la secuencia de tiempos necesaria directa o indirectamente.
Un diagrama lógico secuencial se reconoce como un circuito si éste incluye multivibradores. Los MVB pueden ser de cualquier tipo y el diagrama lógico puede o no incluir compuertas combinacionales. Muchos circuitos lógicos contienen multivibradores biestables, monoestables y compuertas lógicas que se conectan para realizar una operación específica. Con frecuencia se usa una señal de reloj primaria para ocasionar que los niveles lógicos del circuito pasen a través de una determinada secuencia de estados. En términos generales, los circuitos secuenciales se analizan siguiendo el procedimiento que se describe a continuación:
1. Examinar el diagrama del circuito y buscar estructuras comocontadores o registros de corrimiento para su simplificación.
2. Determinar los niveles lógicos que estén presentes en las entradas de cada multivibrador antes de la incidencia del primer pulso delreloj.
3. Utilizar estos niveles para determinar la forma en que cada multivibrador cambiará en respuesta al primer pulso dereloj.
4. Repetir los pasos 2 y 3 para cada pulso sucesivo de reloj. En la Figura 1, se muestra un circuitosecuencial utilizando multivibradoresJ-K con reloj.
Obsérvese que el diagrama contienemultivibradores y compuertas lógicas.
2.1 CIRCUITOS SECUENCIALES
SINCRÓNICOS (Modalidad de reloj) El diagrama adjunto muestra el algoritmo de
diseño y análisis de los circuitos secuencialessincrónicos en la modalidad de reloj: Observase que en el caso dediseño, se parte de la definición del problema, después el diagrama de estados y su tabla de estados, se continua con la reducción de la tabla de estados, la asignación de estados, la selección de los multivibradores y finalmente, el circuito lógico. El proceso de análisis es en sentido contrario: se inicia con el circuito y se recorren los pasos previos en sentido contrario hasta llegar aespecificar el problema. A continuación se presentan tres ejemplos: uno deanálisis y dos de diseño.
Ejemplo de análisis:
1. Deducir la función del circuito adjunto: La ecuación de estados, vista previamente, para el MVB J-K es:
Q+(J, K, Q) = Q K' + Q' J....................... .(I) Aplicando la ecuación anterior a los MVB 1 y 0 del circuito, se tiene:
Q+1(J1, K1, Q1) = Q1K'1 + Q'1J1...........(II) Q+0(J0, K0, Q0) = Q0K'0 + Q'0J0..........(III)
Del circuito, se obtienen las siguientes expresiones, considerando que Q1=Y1 y
Q0=Y0: J1 = x y0.........................................................(1) K1 = x' y'0......................................................(2) J0 = x..............................................................(3) K0 = y'1..........................................................(4) Sustituyendo (1) y (2) en (II): + 1 Q1................ = y1(x' y'(05)') + y'1(x y0) = y1(x + y0) + y'1 y0 x = y1 x + y1 y0 + y'1 y0 x = Y
Sustituyendo (3) y (4) en (III):
Q+0 = y0 y''1 + y'0 x = y1 y0 + y'0 x = Y0...................................................................................(6) z = y1 y'0 x ..................................................................................................................................
(7) De las ecuaciones (5), (6) y (7), se obtienen las mascarillas para las tablas de estados. Para esto se utilizan mapasK:
Tabla de asignación de estados (asignando: 0 0=q0, 0 1=q1, 1 1=q2, 1 0=q3): Tabla 1
Tabla 2
Tabla 3
Estados Siguientes
Transición
y1 y0 x=0 x=1 0 0 0 0 0 1 0 1 0 0 1 0
qv q0 q1
x=0 q0 q0
x=1 q1 q3
qv q0 q1
x=0 q0,0 q0,0
x=1 q1,0 q3,0
1 1 1 1 1 1 1 0 0 0 1 1
q23 q
q20 q
q22 q
q23 q
q20,,00 q
q22,,01 q
Para construir las tablas anteriores, se toma en cuenta lo siguiente: Para la
tabla 1: la combinación y secuencia de valores paray1 y y0, corresponden a los que dichas variables toman en los mapas de Karnaugh de la figura anterior. Para x=0: los valores de la primeracolumna, corresponden a la columna1 del mapa de Q1+ y los de la segunda columna, a los valores de la columna2 del mapa de Q0+. Para x=1: los valores de la primeracolumna, corresponden a la columna2 del mapa de Q1+ y los de la segunda columna, a los valores de la columna2 del mapa de Q0+. En la tabla 2 de estados siguientes, se sustituyen los valores binarios por el 0
estado correspondiente, a la definición anterior; es decir: por q1, 11 por q2 y 10 por de q3, acuerdo para cada par de columnas de la tabla 100 . por q , 01 Para la tabla 3 de transición, los valores de qestado,salida, los valores de los estados corresponden a la tabla de estadossiguientes y los valores de z se determinan de su ecuación obtenida en el mapa de Karnaugh correspondiente, o sea: z=y1y'0x. Cuando x=0, todos los valores de z son cero; cuando x=1, sólo cuando y1=1, y0=0 y x=1, z toma el valor de 1, o sea en la última combinación, para las otras combinacionesz=0. De la tabla anterior, se obtienen el diagrama deestados y la carta de tiempos.
Ejemplo 1 de Diseño. Definición del problema: Se debe diseñar un circuito secuencial en la modalidad de reloj (sincrónico), cuyo diagrama a bloques aparece en la figura adjunta, que disponga de un mecanismo externo de restauración que, cuando sea necesario, restaurare al circuito al estado inicial. Determinar el diagrama de estados del circuito,
de tal manera que genere una salida1 para un período de reloj que coincida sólo con la segunda entrada de 0 de un secuencia que se compone exactamente de2 UNOS (no más de dos) seguidos por2 CEROS. Cuando la salida ha sido 1 durante el período de reloj, la salida se mantendrá en0 hasta que el circuito serestaure externamente. De la figura se observa queZ=1 si X tiene la secuencia 1100, el cualquier otro caso Z=0.
Con estos datos se puede construir lacarta de tiempo, como se muestra en la siguiente figura:
Claramente se observa que durante2 ciclos de reloj, X=1 y Z=0, que en los siguientes 2 ciclos X=0, cumpliéndose las condiciones del enunciado, por lo que Z=1 a partir del cuarto ciclo de reloj y permanece en ese valor.
Otra forma de visualización es por medio del diagrama deestados, que es equivalente a la carta de tiempo.
Se parte de un estado inicialq0, después se analiza es valor de laentrada y la salida; si la entrada es 1 y la salida 0, se pasa al estado q1 (1/0 sobre la flecha), pero si la entrada es 0 y la salida 0, permanece en el estadoq0 (0/0 sobre la flecha); del estado q1 se tienen dos posibilidades: si la entrada es1 se pasa al estado q2 y si es 0 al estado q5 (1/0 y 0/0 sobre las flechas, respectivamente); del estado q2 se pasa al estado q3 si la entrada es igual a 0 y al estado q5 si la entrada es igual a 1, en ambos casos la salida es0 (0/0 y 1/0 sobre las flechas, respectivamente); del estadoq3 se pasa al estado q4 si la entrada es 0 y la salida 1 (se cumple la secuencia que establece el enunciado), si la entrada es1 y la salida 0 se pasa al estado q5 (0/1 y 1/0 sobre las flechas, respectivamente); el estado q4 se mantiene en 0, independientemente de que la entrada cambie a0 o 1; finalmente, el estado q5 se mantiene mientras la entrada sea0 y pasará al estado q1 si la entrada es 1, en ambos casos la salida es0.
El diagrama de estados se resume en la tabla de estados, en donde los valores para las columnas x=0 y x=1, corresponden a los estadossiguientes:
Estado presente qv q0 q1
Estados siguientes x=0 x=1 q0,0 q1,0 q5,0 q2,0
2
3,0
5,0
q3 q4 q5
q4,1 q4,0 q5,0
q5,0 q4,0 q1,0
En la tabla de estados se tiene la siguiente notación para los estados siguientes: qestado siguiente,salida
El siguiente paso consiste en lareducción de la tabla de estados, siendo el método de inspección. En este método se establece que dos estados son equivalentes si:
1. Son circuitos completamenteespecificados. Se dice que un circuito es completamente especificado, si partiendo de un estado se conoce a donde llegar (estado siguiente) y se sabe el valor de la señal de salida con un determinado vector de entrada.
2. Si L(q, x) = L(p, x) donde:
L = función de salida p, q = estados presentes x = vector de entrada entonces: q = p
De la tabla de estados, se observa que q0 y q5 son equivalentes; por tanto, si cumplen con esta regla se puede anular a cualesquiera de los dos. En este ejemplo se eliminará q5, sustituyéndolo en todos los casos por q0. Haciendo lo anterior, (a) y alse llega a la tabla diagrama de estados reducido:
qv q0 q1 q2 q3 q4
(a) Tabla de estados Reducida x=0 q0,0 q0,0 q3.0 q4,1 q4,0
x=1 q1,0 q2,0 q0.0 q0,1 q4,0
El siguiente paso consiste en laasignación de estados, que depende delnúmero de estados, las variables de estado requeridas para generar dichos estados y el número de multivibradores para obtener las variables de estado. Su relación está dada por:
m = número de estados = 5 r = número de variables de estado = 2r > m r = número de multivibradores = 23 > 5 Como 8 > 5, entonces se tienen 3 variables de estado: y2, y1 y y0. Es decir, se requerirán 3 multivibradores, como se muestra en la figura adjunta, en la cual no se indica el tipo de
multivibrador, ya que aún no se han establecido, lo que significa que podrían ser de cualquier tipo. En base a lo anterior, se construye la tabla deasignación de estados, en la que se muestran 4 posibles asignaciones q1v, q2v, q3v y q4v, siendo q1v la primera asignación, q2v la segunda, y así sucesivamente.
Tablas de Asignación de Estados y2 y1 y0 q1v q2v q3v q4v 0 0 0 q0 x x x 0 0 1 q1 q0 x x 0 1 0 q2 q1 q0 x 0 1 1 q3 q2 q1 q0 1 0 0 q4 q3 q2 q1 1 0 1 x q4 q3 q2 1 1 0 x x q4 q3 1 1 1 x x x q4 Tomando en cuenta la primera asignación q ( 1v), se obtiene la tabla (b), que toma como referencia la tabla(a): (b)
Primera asignación q1v qv y2 y1 y0 x=0 x=1 q0 0 0 0 000,0 001,0 q1 0 0 1 000,0 011,0 q2 0 1 1 010,0 000,0 q3 0 1 0 110,1 000,0 q4 1 1 0 110,0 110,0 x 1 1 1 xxx,x xxx,x x 1 0 1 xxx,x xxx,x x 1 0 0 xxx,x xxx,x En la tabla (b), se observa que en las columnas parax=0 y x=1 hay 4 dígitos, los cuales corresponden a los estadossiguientes de los tres multivibradores y la salida, o sea: y2+y1+y0+,z. Así, los valores paray2+ corresponden a la columna de color amarillo, para y1+ la columna en verde, para y0+ la columna color azul y para z la columna en rojo. Los valores de excitación dependerán del tipo de multivibrador a usar.
Utilizando multivibradores tipoJ-K, cuya tabla de excitación es:
Q 0 0 1
Tabla de EXCITACIÓN Q+ J K 0 0 x 1 1 x 0 x 1
1 1
x
0
Para obtener los mapas de Karnaugh, se combinan las dos tablas anteriores, en las siguientes tablas:
Estado presente Estado siguiente y2 y1 y0 y2+ y1+ y0+ 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 1 1 1 x x x 1 0 1 x x x 1 0 0 x x x
Estado presente Estado siguiente y2 y1 y0 y2+ y1+ y0+ 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 0 0 0 1 1 0 1 1 0 1 1 1 x x x 1 0 1 x x x 1 0 0 x x x
x=0 MB2 MB1 MB0 J2 0 0 0 1 x x x x
K2 x x x x 0 x x x
J1 0 0 x x x x x x
K1 x x 0 0 0 x x x
J0 0 x x 0 0 x x x
K0 x 1 1 x x x x x
z 0 0 0 1 0 x x x
x=1 MB2 MB1 MB0 J2 0 0 0 0 x x x x
K2 x x x x 0 x x x
J1 0 1 x x x x x x
K1 x x 1 1 0 x x x
J0 1 x x 0 0 x x x
K0 x 0 1 x x x x x
z 0 0 0 0 0 x x x
Obtención de los mapas de Karnaugh para cada una de las entradas de los multivibradores J-K y la salida z. Para J2, se copia la información en el mapa de la columnas para x=0 y x=1, sin incluir los ceros, de las tablas anteriores. Lo mismo se hace para las otras entradas de los multivibradores y la salidaz.
El logigrama queda:
Ejemplo 2 de diseño. Se desea diseñar un circuitosecuencial de dos líneas de entrada x1 y x2 y una sola salida z. Si un pulso de reloj llega cuando x1=0 y x2=0 (00), el circuito debe asumir un estado de restauración que se puede representar conQ0. Suponer que los siguientes 6 pulsos de reloj, después de un pulso derestauración, coinciden con la siguiente secuencia de combinaciones de entrada. Las entradas, representadas por x1 y x2, son 01, 10, 11, 01, 10 y 11. La salida z=1 coincidiendo con el sexto pulso de esta secuencia de 6 pulsos de reloj, pero z=0 en todos los otros momentos. El circuito no puede restaurar aQ0 excepto mediante la entrada 00. Definir un estado especial al que puede pasar el circuito una vez que sea
imposible que se produzca una secuencia que srcine una salida. Por lo tanto, el circuito deberá esperar en el estado especial hasta que serestaure.
Secuencia: 01 10 11 01 10 11 Carta de tiempos:
Diagrama de estados:
Del diagrama de estados se obtiene la tabla de estados:
qv q0 q1 q2 q3 q4
Tabla de ESTADOS x1 x2 x1 x2 x1 x2 x1 x2 0 0 0 1 1 1 1 0 q0,0 q1,0 q7,0 q7,0 q0,0 q7,0 q7,0 q2,0 q0,0 q7,0 q3,0 q7,0 q0,0 q4,0 q7,0 q7,0 q0,0 q7,0 q7,0 q5,0
Tabla REDUCIDA (q6=q7) x1 x2 x1 x2 x1 x2 x1 x2 qv 0 0 0 1 1 1 1 0 q0 q0,0 q1,0 q6,0 q6,0 q1 q0,0 q6,0 q6,0 q2,0 q2 q0,0 q6,0 q3,0 q6,0 q3 q0,0 q4,0 q6,0 q6,0 q4 q0,0 q6,0 q6,0 q5,0
q5 q0,0 q6 q0,0 q7 q0,0
q7,0 q7,0 q7,0
q6,1 q7,0 q7,0
q7,0 q7,0 q7,0
q5 q0,0 q6 q0,0
q6,0 q6,0
q6,1 q6,0
q6,0 q6,0
Diagrama de estados reducido:
Uno de los criterios de asignación, es considerar al circuito de salida de tal q5 manera que sea éste el más sencillo. Para conseguir esto, se mueve el estado (en queenlaces contenga lalos señal de salida igual a1. , a una posición tal que sea este fácil caso) de hacer con estados opcionales
qv x1 x2 x1 x2 x1 x2 x1 x2
q0 q1 q2 q3 q4 q6 q5 qx
0 0 q0,0 q0,0 q0,0 q0,0 q0,0 q0,0 q0,0 qx,x
0 1 q1,0 q6,0 q6,0 q4,0 q6,0 q6,0 q6,0 qx,x
1 1 1 0 q6,0 q6,0 q6,0 q2,0 q3,0 q6,0 q6,0 q6,0 q6,0 q5,0 q6,0 q6,0 q6,1 q6,0 qx,x qx,x
Utilizando multivibradores tipoD, se pasa a la siguiente tabla: Estado Presente
qv q0 q1 q3 q2 q4 q6 q5
y2 y1 y0 0 0 0 0 1 1 1
0 0 1 1 1 1 0
0 1 1 0 0 1 1
x1x2 00 y2+y1+y0+ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
x1x2 01 y2+y1+y0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
x1x2 11 y2+y1+y0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1
x1x2 10 y2+y1+y0 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
x
q 1 0 0 x x x x x x x x x x x x La tabla de excitación del multivibrador tipo D es: Tabla de EXCITACIÓN Estado presente
Estado siguiente
Entrada
Q 0 0 1 1
Q+ 0 1 0 1
D 0 1 0 1
Mapas de Karnaugh: Se obtienen tres mapas, uno para cada multivibrador; Así para D2, se toman los valores indicados en la columnaverde, considerando los valores de x1 y x2. Así, para x1=x2=0, los valores corresponden a la primera columna de mapa K; para x1=0 y x2=1, a los de la segunda columna de mapa y así sucesivamente. Para D1 se sigue el mismo procedimiento pero tomando los
valores de la columna naranja. Finalmente para D0, se consideran los valores de la columna azul. Obsérvese que z=1, cuando x1=x2=0 , y2=1 y y1=y0=0.
El logigrama correspondiente es:
EJERCICIOS. 1. Determinar el diagrama y la tabla de estados de un circuito detector de secuencia que detecte 101. La salida debe ser 1 cuando ocurra el último pulso de la secuencia. La salida Z deberá restablecerse a 0 para el siguiente pulso. La secuencia deberá presentar traslape.
x = 010101101
2. Obtener el diagrama y la tabla de estados para un circuito detector de secuencia de tal manera que Z=1 en el segundo bit de 2 unos consecutivos. El circuito debe diseñarse contraslape siempre y cuando se siga la siguiente secuencia:
x = 01100111110
3. Obtener el diagrama y la tabla de estados tal que Z=1 cuando ocurra el segundo bit de la secuencia 01.
x = 010100100
4. Obtener la tabla y el diagrama de estados tal que Z=1 cuando la secuencia sea 1010.
x = 00101001010101110
5. En una intersección de dos calles, una en la dirección norte-sur (N-S) y otra en la dirección este-oeste (E-O). Se instalan semáforos indicaciones de rojocon , ámbar y verde. Diseñar un circuito mostrando la secuencia de estados que recorrerán las luces. Suponer que el sistema está controlado por un reloj cuyo período es de 5 segundos. En cada dirección se permite tráfico durante 20 segundos y la luz ámbar dura 20 segundos.
REDUCCIÓN DE TABLAS DE ESTADO Existen 3 métodos: Por inspección, por particiones y por tablas de implicación. comentar el método de inspección
Método de reducción por particiones. Empezaremos a desarrollar este método, estableciendo algunas definiciones importantes:
Relación de equivalencia. Cuando un par de ordenadas de elementosx e y posee una propiedad que los relaciona, se dice quex está relacionado con y; se expresa en la forma:
xRy Para que se cumpla la expresión anterior, se requiere:
1. x R y entonces x = x 2. x R y entonces x = y
propiedad reflexiva propiedad simétrica
3. x R y y y R z entonces x = y y y = z, por tanto: x = z
propiedad transitiva
Estados equivalentes. La condición para que existan estados equivalentes, es que el circuito esté completamente especificado. Se dice que un circuito está completamente especificado si las salidas y los estados siguientes se especifican para cada combinación de estados presentes y de entrada. La función de estado siguiente se denota por el símbolo) y la función de salida por 8. Se empleará la siguiente notación: ) = )(estado presente, vector de entrada) = qv+1 8 = 8(estado siguiente, vector de salida) = z
EJEMPLO. Sea la siguiente tabla y el vectorx = 023001: x (condiciones de entrada) Estado presente 00 01 11 10 q 0 1 3 2 q1 q3,0 q1,0 q2,0 q2,0 q2 q3,0 q3,0 q4,0 q4,0 3 3,0 1,1 1,3 q q q q q1,2 q4 q4,0 q4,0 q2,0 q2,0 estado siguiente,salida
q De la tabla anterior, se determinan los estadospresente y siguiente: )(q1,0) = q3 )(q3,2) = q1 )(q1,3) = q2 )(q2,0) = q3 )(q3,0) = q3 )(q3,1) = q1
8(q1,0) = 0 = 00 8(q3,2) = 2 = 10 8(q1,3) = 0 = 00 8(q2,0) = 0 = 00 8(q3,0) = 0 = 00 8(q3,0) = 1 = 01
Donde: )(q1,0) = q3 indica: )(qestado presente,entrada)=qestado siguiente; 8(q1,0) = 0 indica: 8(qestado presente,entrada)= salida (en decimal y binario), para el primer renglón y en forma similar para los siguientes renglones.
Con los resultados anteriores, se pueden establecer las siguientes definiciones:
Definición 1: Sean A y B dos circuitos completamente especificados sujetos a las mismas condiciones de entrada posibles; seax1, x2,..., xm una secuencia de valores posibles del conjunto de entradax de una longitud arbitraria. Los estados p, pertenecen a B, y los q, pertenecen a A, son indistinguibles (equivalentes), lo cual se expresa como p = q, si y sólo si: )A
(q, x1, x1, x1,...., x1) = 8B (p, x1, x1, x1,...., x1)
Definición 2: Se dice que los circuitos secuencialesA y B son equivalentes, lo cual se expresa A=B, si para cada estado q de A, existe una tabla de estadop de B, tal que p=q, e inversamente para cada estadop de B existe un estado q de A, tal que q=p.
Conclusión: Dada una tabla de estados, el objetivo es obtener una tabla de estados con el menor número posible de ellos, porque esto implica utilizar un número menor de elementos de memoria (multivibradores).
Definición 3: Se hará que los estados de un circuito secuencial se dividan en clases separadas. p=q denota que los estados p y q quedan dentro de la misma clase en la partición. Esta partición se compone declases de equivalencia de estados indistinguibles (2 estados indistinguibles deben estar en la mismaclase), si y sólo si se satisfacen las dos condiciones siguientes para cada par de estados p y q en la misma clase (p=q) y cada entrada individualx:
1. 2.
8 (p, x) = 8 (q, x) )(p, x) = )(q, x)
indica que las salidas soniguales significa que quedan dentro de la mismaclase
Definición: Los estados S1,S2,...,Sj de un circuito secuencial son de equivalencia, si y sólo si, para cada secuencia posibleIp se producirá la misma secuencia de salida, sin importar que S1,S2,...,Sj sean los estados iniciales. Esta definición puede plantearse de otra forma, por la condición depares siguientes: Considerar queSk y Sl sean los estados siguientes del circuito secuencial, al aplicarse la entradaIp en los estados Si y Sj, respectivamente. Se dice entonces que Si y Sj son equivalentes si y sólo si para cada entrada posible Ip:
1. La salida producida por el estadoSi es igual a la producida porSj. 2. Los estados siguientes Sk y Sl son equivalentes. EJEMPLO 1. Obtener una tabla de estadosmínima y equivalente de la siguiente tabla:
Estado presente A B C D E
Entrada x=0 x=1 C/1 B/ 0 C/1 E/ 0 B/1 E/ 0 D/0 B/ 1 E/ 0 A/ 1 estado siguiente/salida
(A B C D E) Conjunto universal x=0 x=1
11100 00011
1ra. PARTICIÓN
Primero salidas. Formamos subconjuntos, de acuerdo a la tabla anterior
x=0 x=1
(A B C)(D E) Formamos subconjuntos C C B D E Analizamos sobre puros estados siguientes. CCB van al mismo subconjunto con x=0 B E E B A BEE van a distinto subconjunto con x=1, por lo que debe particionarse
2a. PARTICIÓN
x=0 x=1
(A)(B C)(D E) C B D E DE van al mismo subconjunto con x=0 E E B A BA van a distinto subconjunto con x=1
3a. PARTICIÓN
x=0 x=1
(A E))(B C)(D) CB Así queda, ya que no es posible dividir en más subconjuntos EE a b d e a=(A), B=(BC), d=(D) y e=(E)
La tabla equivalente mínima y el diagrama de estados mínimo, se presentan a continuación:
Estado presente a
Entrada x x=0 b/1
x=1 b/0
b d e
b/1 d/0 e/0
e/0 b/1 a/1
EJEMPLO 2. Dada la siguiente tabla, obtener una tabla de estadosmínima y equivalente: TABLA 1 Estado presente A
Entrada x=0 A/1
x=1 E/ 0
B C D E F G H
A/0 E/ 0 B/0 F/0 B/0 F/0 C/0 G/ 1 C/0 G/ 1 D/0 H/ 1 D/0 H/ 1 estado siguiente/salida
1ra. PARTICIÓN
x=0 (A1 B0 C0 D 0E0F0G0 H0) Conjunto universal De acuerdo a salidas x=1 0 0 0 0 1 1 1 1 2a. PARTICIÓN
(A)(B C D)(E F G H) x=0 A A B B C C D D ABB van a distinto subconjunto, por lo que particionamos x=1 E E F F G G H H 3a. PARTICIÓN
(A)(B)(C D)(E F G H) BB CCD x=0 D FF GGH x=1 H
a b c
d
Van a los mismos subconjuntos
a=(A), b=(B), c=(CD) d=(EFGH)
Tomando en cuenta la Tabla 1 inicial, se obtiene la tabla equivalente mínima y el diagrama de estados mínimo, presentados a continuación:
Estado presente a b c d
Entrada x x=0 a/1 a/0 b/0 c/0
x=1 d/0 d/0 d/0 d/1
EJEMPLO 3. Dada la siguiente tabla, obtener una tabla de estadosmínima y equivalente: Tabla 1 Estado presente A B C D E F G H
Entrada x=0 E/ 0
x=1 D/ 0
A F//01 C//10 A B/0 A/ 0 D/1 C/ 0 C/0 D/ 1 H/1 G/ 1 C/1 B/ 1 estado siguiente/salida
1ra. PARTICIÓN
1 x=0 x=1
ABCDEFGH 01001011 00100111
Conjunto universal De acuerdo a salidas
2a. PARTICIÓN
x=0 x=1
( A D C F B E G H) 00 00 11 1 1 00 11 00 1 1 (A D)(C F)(B E)(G H)
Arreglamos de acuerdo a salidas iguales
3a. PARTICIÓN
2 (A D)(C F)(B E)(G H) Ahora de ac uerdo a estados siguientes x=0 E B CC A D H C HC van a distinto subconjunto x=1 D A A D F C G B 3a. PARTICIÓN
(A D)(C F)(B E)(G)(H) x=0 E B C C A D H C Ya no es posible formar mas subconjuntos x=1 D A A D F C G B Renombrando los subconjuntos: (A D)(C F)(B E)(G)(H)
a
b
c d e a=(AD), b=(CF), c=(BE), d=(G) y e=(H)
Tomando en cuenta la Tabla 1 inicial, obtenemos la tabla equivalente mínima y el diagrama de estados mínimo, presentados a continuación:
Estado presente a b c d
Entrada x x=0 c/0 b/0 a/1 e/1
x=1 a/0 a/1 b/0 d/1
e
b/1
c/1
EJEMPLO 4. Dada la siguiente tabla, obtener una tabla de estadosmínima y equivalente: Entrada
Estado presente A B C D
x=0 A/0 A/0 A/0
x=1 B/ 0 C/ 0 D/ 0
A/0 D/ 1 estado siguiente/salida
1ra. PARTICIÓN
x=0 x=1
(A B C D) Conjunto universal 0 0 0 0 De acuerdo a salidas 0 0 0 1
2a. PARTICIÓN
x=0 x=1
(A B C)(D) AAA A BCD D
De acuerdo a estados siguiente s
3a. PARTICIÓN
(A B)(C)(D) x=0 A A A A
De acuerdo a estados siguientes
x=1 B C D D (A)(B)(C)(D) No es posible simplificarla
EJEMPLO 5. Dada la siguiente tabla, reducirla por el método departiciones:
Estado presente 1 2 3 4
x=0 1/0 1/1 4/0 1/1
TABLA A Entrada x=1 1/0 6/1 5/0 7/0
56 7
24//00 2/0
35//00 3/0 estado siguiente / salida
x=0 x=1 x=0 x=1
Estado presente 1 2 3 4 5 6 7 Conjunto universal 0 1 0 1 0 0 0 De acuerdo a salidas 0 1 0 0 0 0 0 (1 3 5 6 7) (4) (2) 0 0 0 0 0 1 1 Primero agrupamos de acuerdo a salidas 0 0 0 0 0 0 1
1ra. PARTICIÓN
x=0 x=1
(1 3 5 6 7) (4) (2) 1 4 2 4 2 1 1 1 5 3 5 3 7 6
Considerando estados siguientes
2a. PARTICIÓN
(1) (3 5 6 7) (4) (2) x=0 1 4 2 4 2 1 1 Por inspección 3 y 6 forman un subconjunto x=1 1 5 3 5 3 7 6 Por inspección 5 y 7 forman un subconjunto Renombrando los subconjuntos (1) (3 6) (5 7) (4) (2) a d e c b Considerando la tabla inicialA y los resultados anteriores, se obtiene la tabla de estados reducida:
Estado Entrada x presente x=0 x=1 a a/0 a/0 b a / 1 d/ 1
c d e
a /0 c /1 b/ 0
e/0 e/0 d/0
EJERCICIOS. Dadas las siguientes tablas, reducirlas por el método departiciones:
1.
2. 3.
qv 1 2 3 4 5 6 7
x=0 1,0 1,0 4,1 2,0 1,0 3,1 2,0
x=1 1 ,1 6 ,1 5 ,1 6 ,0 3 ,1 4 ,0 3 ,0
qv q0 q1 q2 q3 q4 q5 q6 q7
x=0 q0,1 q0,0 q1,0 q1,0 q2,0 q2,0 q3,0 q3,0
x=1 q0,0 q4,0 q5,0 q5,0 q6,1 q6,1 q7,1 q7,1
qv q0 q1 q2 q3 q4 q5 q6 q7
x=0 x=1 q1,0 q0,1 q0,1 q3,1 q2,0 q4,0 q5,0 q2,1 q1,1 q6,0 q3,1 q5,0 q2,1 q7,0 q2,1 q7,0
Método de reducción por tablas de implicación (Método de
Implicantes). Este método se utiliza para determinar laequivalencia de estados. El procedimiento se realiza mediante los siguientes pasos:
1. a) Se forma una tabla anotando verticalmente las variables de estadopresente, menos la primera; y b) horizontalmente todos losestados a excepción del último. De esta tabla se obtienen todas las posibles combinaciones porpares de estados.
2. Como únicamente los estadossiguientes con salidas idénticas pueden ser equivalentes, se coloca una cruz en las celdas correspondientes de aquellos pares de estados cuyas salidas no son iguales para cada entrada.
3. Por la condición de pares de estado, deben completarse todas las celdas vacantes, escribiéndose sobre cada celda todos los paressiguientes, cuya equivalencia está implicada por la intersección de los estados que definen cada celda. Si los pares implicados contienen únicamente los mismos estados que lo definen, o bien, si los estados equivalentes son iguales para una entrada dada, se coloca
el símbolo que indica que estos estados sonequivalentes por inspección e independientes de otros pares implicados.
4. Una vez completada la tabla deben realizarse pasos sucesivos para determinar si otras celdas deben cruzarse además de las indicadas en elpaso 2. Una celda debe cruzarse si contiene al menos unpar implicado definido en otra celda que haya sido cruzada anteriormente.
5. Se realiza un listado a unacolumna por los definidos en la líneahorizontal, se examina la tabla columna por columna para localizar celdas no cruzadas, siendo estos los pares de estados equivalentes, para aplicar enseguida la propiedad de transitividad (absorción).
(Si, Sj)(Sj, Sk) => (Si, Sj, Sk)
EJEMPLO 1. Reducir al mínimo la siguiente tabla de estados por el método de implicantes.
Estado presente
x 0 C/1 C/1 B/1 D/0 E/0
A B C D E
1 E/ 0 E/ 0 E/ 0 B/1 A/1 estado siguiente /salida
De la tabla de
implicantes, se obtiene la siguiente tablareducida: Estado presente a b
x 0 a/1
1 b/ 0
b/0
a/1
estado siguiente /salida
EJEMPLO 2. Reducir al mínimo la siguiente tabla de estados por el método de implicantes. x
Estado presente A B C D E F G H
0
1
E/ 0 A/ 1 C/ 0 B/ 0 D/ 1 C/ 0 H/ 1 C/ 1
D/0 F/ 0 A/1 A/0 C/0 D/1 G/1 B/1
ESTADO SIGUIENTE /SALIDA
EJEMPLO 3. Reducir al mínimo la siguiente tabla de estados por el método de implicantes. x
0
1
Estado presente A
C/ 1
B/0
B C D E
C B//11 D/ 0 E/ 0
E E//00 B/1 A/1
ESTADO SIGUIENTE /SALIDA
EJEMPLO 4. Reducir al mínimo la siguiente tabla de estados por el método de implicantes. x
0
1
Estado presente A
A/ 1
E/ 0
B C D E F G H
A B//00 B/ 0 C/ 0 C/ 0 D/ 0 D/ 0
E F//00 F/ 0 G/1 G/1 H/1 H/1
ESTADO SIGUIENTE /SALIDA
EJEMPLO 5. Dada la siguiente tabla, reducirla por el método de tablas de implicación: qv
x=0
x=1
12 42,0 3 6,0 4 8,0 5 10,0 6 4,0 7 10,0 8 8,0 9 10,1 10 4,0 11 2,0 12 2,0
53,0 7,0 9,0 1,0 12,0 12,0 1,0 1,0 1,0 1,0 1,0
estado siguiente /salida
qv 0 1 2 3 1 342 4 23 14 41 3 4 4 121 4
Pasos eliminados: Primer paso: 1-9 2-9 3-9 4-9 5-9 6-9 7-9 8-9 9-10 9-11 9-12
Segundo paso: Para este paso, se eliminan todos los que tengan implicados los de primer paso. 1-4 2-4 3-4 4-5 4-6 4-7 4-8 4-10 4-11 4-12
Tercer paso:
1-2 1-6 1-10 2-3 2-5 2-7 2-8 2-11 3-6 3-10 5-6 5-10 6-7 6-8 6-11 6-12 7-10 8-10 10-11 10-12
Cuarto paso: 1-8 3-8 5-8 7-8 8-11 8-12
Búsqueda de pares equivalentes: 11 11-12 10 11-12 9 8 7 6 5 4 3 2 1
11-12 11-12 11-12 11-12 11-12 11-12 11-12 11-12 11-12
7-11 7-11 7-11 7-11 7-11 7-11 7-11
7-12 7-12 7-12 7-12 7-12 7-12 7-12
6-10 6-10 6-10 6-10 6-10 6-10
5-7 5-7 5-7 5-7 5-7
5-11 5-11 5-11 5-11 5-11
5-12 5-12 5-12 3-5 3-7 3-11 3-12 5-12 3-5 3-7 3-11 3-12 2-6 2-10 5-12 3-5 3-7 3-11 3-12 2-6 2-10 1-3 1-5 1-7 1-11 1-12 4 8 9
Diagrama de Merger:
qv 1 2
Tabla reducida x=0 2,0 4,0
x=1 1,0 1,0
48 9
8,0 2,1
19,0 1,0 estado siguiente /salida
Explicación de circuitos no especificadoscompletamente (diagrama de Merger)
EJEMPLO: x
Estado presente
0
1
A B C D E
A/C/D/ 0 -/A/ 0
-/B/0 -/B/C/-
estado siguiente /salida
x 0 1 A'=A AC B/0 BD /1 B'=E DA C /0 C/1
x 0 1 A'B'/ A' A'/0 1 B' A'/0 B'/1
se llena con laprimera tabla
se llena con latabla adjunta
x 0
x 1
A'=AC AD/0 B/1 D B'=B
C/1 B/0
C'=E
A/0 C/-
0 A'/ A' 0 A'/ B' 1 A'/ C' 0
1 B'/1 B'/0 A'/-
x 0 1 A'=AC AD/ C/ 1 E 0 B'=BD C/1 B/0
NOTA: Los incompatibles:
x 0 1 A',B' A' A'/1 /0 B' A'/1 B'/0
U=MÍN {NSMC
,
NSOC}
No. de compatibles Estados srcinales máximo de conjuntos del circuito
2
5
L=MÁX {NSMI1 , NSMI2 , NSMI3} 2 2 2 No. de estados del iésimo grupo del conjunto de incompatibles máximo
L <= K <= U
Ejercicios Reducir por medio de tablas deimplicación, los siguientes problemas:
1. qv 1 2 3 4 5 6 7 8 9 10 11
00 0 6 6 6 5 5 6 5 6 9 6 6
01 1 2 3 9 6 9 6 10 2 9 11 9
10 2 1 1 4 7 7 1 7 1 1 1 4
11 3 1 1 1 8 1 1 1 8 1 1 1
2. 00 0 0 0 0 1 1 0 1 0 0 0 0
01 1 0 0 0 0 0 0 0 0 0 0 0
10 2 0 0 1 1 1 0 1 0 0 0 1
11 3 0 0 0 0 0 0 0 0 0 0 0
qv A B C D E F G H
00 0 E,1 C,0 B,1 G,0 C,0 C,1 D,1 B,1
01 1 C,0 F,1 A,0 F,1 F,1 F,1 A,0 C,0
10 2 B,1 E, 1 D,1 E, 1 D,1 D,0 B,1 E, 1
11 3 E,1 B,0 F, 1 B,0 E,0 H,0 F, 1 F, 1
Asignación de estados El número total de elementos de memoriaNFF = r = variables de estado, estará relacionado al número de estadosNS = m del circuito, es decir:
2NFF - 1 < NS < 2NFF 2r - 1 < m < 2r Por lo tanto, habrá un número de asignación de estados,NAE, igual a:
NAE = 2r! / (2r - m)! Que es la forma de asignación de estados de2r combinaciones de estados binarios de asignación a losNS estados (m). La siguiente tabla muestra algunos ejemplos numéricos: Número de Número de Número de asignaciones Número de asignaciones estados (m) variables de estado (r) de estado (NAE) específicas 1 0 2 1 2 3 3 2 24 3 4 2 24 3 5 3 6,720 140 6 3 20,160 420
7 8 9 10
3 3 4 4
40,320 40,320 4.5x109 4.9x1010
840 840 10'810,800 75'675,600
Asignaciones útiles:
NAU = 2r - 1! / [(2r - m)! r!]
Criterios para la asignación de estados: Regla I
A) Se deben examinar los renglones de la tabla reducida que tengan anotaciones idénticas para el estado siguiente en cada columna. Estos renglones deben recibir asignaciones adyacentes. De ser posible las anotaciones del estado siguiente en esos renglones deben recibirasignaciones de acuerdo con la regla II. B) Se verifican los renglones de la tabla de estadosreducida que tienen las mismas anotaciones del estadosiguiente pero en diferente orden decolumna. A estos renglones se les deben dar asignacionesadyacentes. Las anotaciones del estado siguiente pueden recibir asignacionesadyacentes. C) Los renglones con anotaciones idénticas para el estadosiguiente, en algunas pero nolos enrenglones todas las columnas , deben recibir asignaciones , en adyacentes donde que tengan máscolumnas idénticas asuman la máxima prioridad. Regla II Las anotaciones del estadosiguiente para un renglón dado, deben recibir asignaciones diferentes. Regla III Las asignaciones deben hacerse de tal manera quesimplifiquen los mapas de salida.
Ejemplo: El principio de un mensaje de un sistema de comunicaciones en particular, se denota mediante la aparición de3 unos consecutivos en una líneax. Los datos en esta línea se han sincronizado con una señal de reloj que tiene una salida1 sólo
en el tiempo de reloj que coincida con eltercero de una secuencia de 3 unos en la línea x. El circuito servirá para advertirle al sistemareceptor sobre la iniciación de un mensaje. Se propone un mecanismo de restauración independiente una vez que concluya el mensaje. A continuación se presentan lacarta de tiempo y el diagrama de estados:
Tabla de estados qv x=0 x=1 q0 q4,0 q1,0 a 1 4,0 q q q2,0 a 0 4,0 q q q3,1 b
Tabla reducida qv x=0 x=1 q0 q0,0 q1,0 1 0,0 q q q0,0 0 0,0 q q q3,1
q3 q4
q3,0 q4,0
q3,0 a q1,0 q0=q4
q3
q0,0
q3,0
A continuación se muestra la tabla correspondiente a la primera asignación. Asimismo, se proponen multivibradores tipo J-K, cuya tabla de excitación se muestra en seguida:
v
q q0 q1 q2 q3
1ra. asignación x=0 x=1 1 0 + + + + y y y 1y 0,z y 1y 0,z 0 0 0 0,0 0 1,0 0 1 0 0,0 1 1,0 1 1 0 0,0 1 0,1 1 0 1 0,0 1 0,0
MVB tipo J-K +
Q Q 0 0 0 1 1 0 1 1
J 0 1 x x
K x x 1 0
Donde y1, y0 son los estados presentes y y+1, y+0 son los estados siguientes, para x=0 y x=1. Combinando las dos tablas previas, se obtienen los valores para los dos multivibradores J-K para los mapas de Karnaugh, como se muestra en la siguiente tabla:
qv y1 y0
x=0 x=1 J1 K1 J0 K0 J1 K1 J0 K0
0
q q1 q2 q3
00 1 1
01 1 0
00 x x
xx 1 0
0x x 0
x1 1 x
01 x x
xx 0 0
1x x 0
x0 1 x
Los valores de esta tabla se encuentran de la siguiente manera: Para los valores de J1 y K1, se consideran las columnas y1 y y+1 (corresponden a Q y Q+), de la tabla 1ra. asignación; se buscan en la tabla de excitación del multivibrador J-K y se determinan los valores deJ1 y K1. Se sigue el mismo procedimiento para J0 y K0. Los valores de z, se encuentran directamente de la tabla1ra. asignación. A continuación se presentan los mapas para determinar las funciones de entrada de los multivibradores.
El logigrama correspondiente a la1ra. asignación es:
La tabla de estados correspondiente a la 2a. asignación es:
qv
y1 y0
q0
0
0
2a. asignación x=0 y+1y+0,z 0 0,0
x=1 y+1y+0,z 1 1,0
1
q2 q q3
0 1 1 1 1 0
0 0,0 0 0,0 1 0,0
1 0,0 0 1,1 1 0,0
Nuevamente, combinando esta tabla con la tabla deexcitación del multivibrador tipo J-K, se tiene:
qv y1 y0 q0 q1 q2 q3
0 0 1 1
0 1 1 0
J1 0 0 x x
x=0 K1 J0 x 0 x x 1 x 0 0
K0 x 1 1 x
J1 1 1 x x
x=1 K1 J0 K0 x 1 x x x 1 1 x 0 0 0 x
Esta tabla se obtuvo siguiendo el mismo procedimiento que en el caso anterior. Los mapas de Karnaugh para la2a. asignación son:
El logigrama para la 2a. asignación es:
La tabla de estados correspondiente a la 3a. asignación es:
qv
y1 y0
q0
0 0
3a. asignación x=0 y+1y+0,z 0 0 ,0
0 1 1 1 1 0
0 0 ,0 1 1 ,0 0 0 ,0
x=1 y+1y+0,z 1 0,0 1 1,1 1 1,0 0 1,0
1
q2 q q3
Nuevamente, combinando esta tabla con la tabla deexcitación del multivibrador tipo J-K, se tiene:
qv y1 y0 q0 q1 q2 q3
0 0 1 1
0 1 1 0
J1 0 0 x x
x=0 K1 J0 x 0 x x 0 x 1 0
K0 x 1 0 x
J1 1 1 x x
x=1 K1 J0 K0 x 0 x x x 0 0 x 0 1 1 x
Esta tabla se obtuvo siguiendo el mismo procedimiento que en el caso anterior. Los mapas de Karnaugh para la3a. asignación son:
El logigrama para la 3a. asignación es:
EJERCICIOS