UNMSM-FIEE ING. DE TELECOMUNICAIONES
CODIGO TRELLIS
CURSO: SISTEMA DE RADIOCOMUNI R ADIOCOMUNICACIONES CACIONES II DOCENTE: ING. VÍCTOR MANUEL CRUZ ORNETTA ALUMNOS: BERMUDEZ OTORI FIORELA SARMIENTO MELGAREJO CARLOS YAURI ROJAS HENRY
CODIGO TRELLIS
2014
CÓDIGO TRELLIS Un sistema de comunicaciones nunca va a ser un sistema ideal, por muy pequeña que sea la probabilidad de que se produzca algún error en la transmisión, siempre esta probabilidad sera mayor que cero. Por ello es necesario que, para todos los sistemas de comunicación que los mensajes a transmitir se encuentren codificados. Estos códigos empleados van a permitir la detección de posibles errores de señales que lleguen al receptor gracias a la información redundante que se encuentra codificada, y dependiendo de la complejidad del código será posible una corrección del mismo o no. Si la codificación -por su simplicidad- sólo permite la detección, y durante la transmisión se produce algún error, el receptor informara al transmisor del hecho ocurrido y dará la orden de volver a transmitir el mensaje. Si además es un código corrector no será necesaria esta notificación y se podrá recuperar el mensaje original a partir de la señal redundante codificada. Un código TRELLIS está generado por la combinación de unas salidas de un registro de desplazamiento con k bits de capacidad a través del uso de v sumadores lógicos binarios “OR EXCLUSIVO”.
Fig. 1
La figura muestra el ejemplo de un codificador de trellis donde k=4 y v=3, en el M1, M2, M3 y M4 se representan los dispositivos de almacenamiento de un bit (estos pueden ser biestables), y que forman el registro de desplazamiento. En un análisis del circuito se comprueba que las salidas v1, v2 y v3 de los sumadores son: v1=s1 v2=s1+s2+s3+s4 v3=s1+s3+s4 Ec.1
Donde la operación “+” representa a la suma binaria “XOR”.
En el codificador inicialmente el registro de desplazamiento se encuentra limpio, esto es que sus cuatro biestables se encuentran en 0. El primer bit de la cadena de datos entra en M1, desplazando a los demás bit de registro. Mientras dura todo el periodo de bit del dato que ha
1
CODIGO TRELLIS
2014
entrado (Tb), el conmutador muestrea por orden las salidas de los tres sumadores, desde v1 hasta v3. Así que la salida del codificador va a ser una secuencia de bit de anchura de bit Tb/3. El próximo bit de datos del mensaje a transmitir entra en el registro de desplazamiento, haciendo que el contenido en cada biestable pase al biestable contiguo, desplazando el contenido de las posiciones, y volviendo a muestrear el conmutador las salidas de los sumadores. Este proceso continua hasta que el último bit del mensaje entra en M1. Con la finalidad de que todos los bit del mensaje puedan procesarse completamente a través del registro de desplazamiento se van añadiendo ceros al mensaje hasta que el último bit del mensaje original abandone M4. Con esto se consigue que el registro de desplazamiento quede inicializado. Ejemplo: se tiene un mensaje formado por la secuencia de 5 bits que entran en el codificador b1=10110, el sistema se comporta tal y como se muestra en la figura.
Fig. 2
Tal como se observa a la salida del codificador de trellis aparece la cadena de bits codificados: b0= 111 010 100 110 001 000 011 000 000, entonces si el número de bits del mensaje a transmisor es L, el número total de bits en el código de salida es v(L+k). Como L es generalmente un número muy grande y k suele ser muy pequeño, se puede considerar que: v(L+k) = vL. Además si la cadena de datos a transmitir fb=1/Tb donde fb es la frecuencia del código de salida. Estas son las redundancias que introduce este tipo de codificación y que permiten, posteriormente en el receptor, la detección y corrección de errores posibles que hubieran ocurrido en la transmisión. Es un sistema de codificación en el que la salida depende del bit que entra al codificador y de la historia pasada que es “recordada” en el registro de desplazamiento.
2
CODIGO TRELLIS
2014
La modulación de código de Trellis combina el conjunto de señalizaciones de la modulación multilevel/phase con el esquema de orientación de estados de Trellis. El conjunto de señales multilevel/phase es una constelación de señales que poseen múltiples amplitudes, múltiples fases o una combinación de múltiples amplitudes y fases. La ganancia de codificación puede ser lograda con códigos de bloques o códigos de Trellis, pero se considera mucho más a Trellis debido a la posibilidad de la decodificación con el algoritmo de Viterbi. La codificación para canales con ancho de banda limitado requiere la introducción controlada de redundancia. En cambio, en este caso, la redundancia es debida al incremento en el alfabeto de señales, lograda a través de señalización multilevel/phase, por lo que el ancho de banda del canal no es incrementado. DIAGRAMA DE''TRELLIS'' El diagrama de estados proporciona una buena información sobre las distintas transiciones de la máquina de estados del codificador, pero no permite ver la evolución de dichas transiciones ni sus salidas asociadas con el paso del tiempo, es decir, a medida que van llegando cadenas de k bits al codificador. Por este motivo, en los códigos convolucionales se suele utilizar el denominado diagrama de Trellis que sí permite ver la evolución temporal. En la siguiente figura se muestra el diagrama de Trellis de un codificador convolucional [2, 1,3].
Fig. 3
Las flechas con trazo continuo representan un cero en la entrada del codificador mientras que las flechas con trazo discontinuo representan la entrada de un uno. Junto a las flechas se indica la salida del codificador correspondiente a cada entrada, y la dirección de la flechas indica los estados inicial y final de cada transición. La codificación de una cadena de entrada conlleva un camino concreto en el diagrama de Trellis que determina la secuencia de salida y las transiciones entre estados. Así, la codificación de la cadena k = (1 1 0 0) da como resultado el camino siguiente en el diagrama trellis, cuya secuencia de salida es la palabra código n = (11 10 10 11).
3
CODIGO TRELLIS
2014
Fig. 4
Aquel camino que partiendo del estado inicial 0 0 0… 0 regresa a dicho estado con el menor número de unos en la secuencia de salida, determina lo que se denomina la distancia libre del código ( ), la cual es igual al número de unos de dicha secuencia, esto es, el peso Hamming de la misma. La distancia libre de un código convolucional es similar a la distancia Hamming de un código bloque y, por tanto, se puede demostrar que representa la mínima de las distancias de dos palabras código cualesquiera. Así, a la vista del diagrama de Trellis, se constata que la distancia libre queda determinada por el camino 00 →10 → 01→ 00 el cual genera la secuencia de salida (11 01 11). Por tanto, en nuestro ejemplo . La distancia libre aumenta con la longitud limitada L del codificador, si bien, depende de las secuencias generadoras del código.
VENTAJAS Y DESVENTAJAS:
4
La codificación M-aria permite un incremento sustantivo en la capacidad del canal sin aumentar el ancho de banda, sin embargo en estos momentos la codificación Trellis es la que más se acerca al límite establecido por la Ley de Shannon, la cual está regida principalmente por la razón señal a ruido propia del canal. La modulación con código de Trellis logra disminuir la probabilidad de errores en una transmisión sin aumentar el ancho de banda del canal, lo que la hace muy importante para canales de ancho de banda limitado como el telefónico. Al aumentar los estados de Trellis se disminuye aún más la probabilidad de errores, esto con la desventaja de que se aumenta considerablemente la complejidad de la decodificación, es decir, se necesitan decodificadores difíciles de implementar. Existen otras técnicas de modulación que permiten una disminución del error en la transmisión, pero Trellis es la más usada debido a que ésta permite la decodificación con el algoritmo de Viterbi.
CODIGO TRELLIS
2014
APLICACIÓN Un codificador convolucional de razón 2/3 con longitud de contención K = 3:
Fig. 5
El codificador de razón 2/3 es logrado transmitiendo un bit sin modificar de cada par de bits de la secuencia de entrada, y codificando el otro bit en dos bits usando un codificador de razón 1/2. El diagrama de Trellis resultante es mostrado en la figura 6, donde las transiciones paralelas son debidas al bit sin codificar m1 mostrado como el bit más a la izquierda en cada rama de Trellis. Las dos ramas superiores emergiendo de cada estado representan transiciones debido a que m1 y m2 pueden ser 00 y 10 respectivamente, las dos ramas inferiores representan transiciones debido a que m1 y m2 pueden ser 01 y 11, respectivamente. El segundo bit decodificado del par corresponde a la entrada m2 este produce la transición de estados de la rama al ser decodificada. En la figura 6 una rama con líneas sólidas corresponde a m2 = 0 y una rama con líneas segmentadas corresponde a m2 = 1.
Fig. 6
5
CODIGO TRELLIS
2014
REFERENCIA BIBLIOGRAFICA
6
FUNDAMENTACIÓN DEL CÓDIGO DE TRELLIS - CRISTÓBAL JARA RODRÍGUEZ, PEDRO MELGAREJO REBOLLEDO, SERGIO SOBARZO GUZMÁN. CÓDIGOS CONVOLUCIONALES-SALVADOR ESTRÁN GEA. MODULACIÓN POR CODIGO TRELLIS, MODULACIÓN POR DESPLAZAMIENTO DE FRECUENCIA CON FASE CONSTANTE (CPFSK), MODLACIÓN POR DESPLAZAMIENTO DE FASE COHERENTE DIFERENCIALMENTE (DPFSK), MODULACIÓN POR DESPLAZZAMIENTO MINIMO (MSK)-KEVIN JESSID FIGUEROA MAZA
