UTN FRM
Electrónica Aplicada I Consideraciones de diseño Gonzalo Berardo Noviembre 2013
El presente documento intenta enumerar conceptos a tener cuenta a la hora de encarar un diseño, para amplificadores FET. También se realiza una analogía del “diseño de amplificadores con BJT” del Ing. A. Calderón, para su aplicación en FET.
¿Qué debo conocer antes de diseñar?
¿Qué debo interpretar de las especificaciones de diseño?
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
¿Qué debo conocer antes de diseñar? • Conocer al elemento activo (JFET, MOSFET,ETC) • Conocer las propiedades de sus configuraciones (FC, DC y CC)
p olarizaciones (FIJA, AUTO, DIV) • Conocer las ventajas y desventajas de sus polarizaciones
¿Que debo interpretar de las especificaciones de diseño? • Como debemos tomar la señal de entrada (por tensión o por corriente) • Como debemos entregar la señal de salida (por tensión o por corriente) • Como debe ser la proporción entre las mismas (ganancia)
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
Conocer al elemento activo (JFET, MOSFET,ETC)
Significa, familiarizarse con: -
Las curvas características de transferencia y de salida Condiciones y zonas de funcionamiento Parámetros más característicos
JFET:
= . 1−
= . 1−
2
MOSFET DRECREMENTAL:
MOSFET ICREMENTAL:
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
2
Si
=
tenemos:
MOSFET INCREMENTALL:
MOSFET ICREMENTAL:
= . − 2 = − 2
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
Conocer las propiedades de sus configuraciones (FC, DC y CC) Un transistor en Fuente/ Emisor Común: Es
Ganancias altas de tensión y corriente Impedancia de entrada moderada-alta Impedancia de salida alta la configuración más usada para dar alta ganancia
Un transistor en Drenador/Colector Común: Se
(DC)
Ganancia de tensión próxima a la unidad (seguidor fuente/emisor) Ganancia de corriente alta Impedancia de entrada alta Impedancia de salida baja usa como adaptador de impedancias.
Un transistor en Compuerta/Base Común: Se
(FC)
(CC)
Ganancia de corriente próxima a la unidad Ganancia de tensión alta Impedancia de entrada baja Impedancia de salida alta usa en aplicaciones en alta frecuencia frecuencia
NOTA: Para construir amplificadores con ciertas características, se suelen combinar varias etapas básicas.
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
•
Conocer las ventajas y desventajas de sus polarizaciones
POLARIZACION FIJA
≅
=−
∆
AUTOPOLARIZACION
≅
↓
=− .
∆ ∆
(Cond. de diseño)
↑
↑ ↓∆↓ ↓ ↑∆↑ ↑
Nos obliga obliga a trabajar con pequeñas
Ideal para la ganancia en corriente UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
POLARIZACION POR DIVISOR DE TENSION
≅
= −.
∆
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
¿Qué debo conocer antes de diseñar? • Conocer al elemento activo (JFET, MOSFET,ETC) • Conocer las propiedades de sus configuraciones (FC, DC y CC)
p olarizaciones (FIJA, AUTO, DIV) • Conocer las ventajas y desventajas de sus polarizaciones
¿Que debo interpretar de las especificaciones de diseño? • Como debemos tomar la señal de entrada (por tensión o por corriente) • Como debemos entregar la señal de salida (por tensión o por corriente) • Como debe ser la proporción entre las mismas (ganancia)
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
Como debemos tomar la señal de entrada
(por tensión o por corriente)
La señal de entra, proveniente de un transductor o de una etapa previa, la podemos modelizar para el análisis como: -
Un generador de tensión en serie con una resistencia Un generador de corriente en paralelo con una resistencia
= +. = .+
≫
(Cond. de diseño)
≪
(Cond. de diseño)
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
Como debemos entregar la señal de salida
(por tensión o por corriente)
La señal de salida, que se deberá suministrar a una carga puntual o a una etapa posterior, la podemos modelizar para el análisis como: -
Un generador de tensión (dependiente) en serie con una resistencia Un generador de corriente (dependiente) en paralelo con una resistencia
= +. = +.
≪
(Cond. de diseño)
≫
(Cond. de diseño)
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
Como debe ser la proporción entre las mismas (ganancia)
Para poder cumplir con las especificaciones de ganancia (o de potencia), quizás sea necesario diseñar más de una etapa. Siendo la ganancia total, el producto de las mismas:
= . 2.
Por lo tanto, el diseño puede contener una etapa de pequeña señal, otra para señales fuertes y una última para potencia. Es sumamente importante conocer las características características generales que tiene cada una de estas etapas. Por ejemplo:
TRANSDUCTOR
GANANCIA: ESTABILIDAD:
PEQUEÑA SEÑAL
SEÑALES FUERTES
POTENCIA
ALTA
MODERADA
BAJA
ALTA/MODERADA
RENDIMIENTO:
12%
MODERADA 25%
CARGA
MODERADA/BAJA 50%
MARGEN DINAMICO
La pendiente de la RCD y la ubicación del punto de trabajo Q determinan el margen dinámico: -
La excursión de señal max hacia el corte: La excursión de señal min hacia la región óhmica:
= = . . = −
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
CONDICIONES CONDICION ES PARA EVITAR DISTORSIÓN: Adaptación para el diseño con FET, del material “Diseño de Amp. con BJT – Ing. A. Calderón”
1
Ra. Condición:
.
= +. . .1
iD = iop + JFET N Vop RD
RL
Rs1 Rs1 -
. 1.
La elección correcta del valor de altas y viceversa.
Si
Si
Si
≪= ≫
De acuerdo a
=> => =>
nos permitirá obtener valores bajos de
pero corrientes
Amp. de Tensión Amp. de Potencia Amp. de Corriente
(dato de diseño) y la relación que elija elija entre
y
, hallamos
.
Para el caso de los trs. JFET y MOSFET de tipo decremental, la corriente de drenaje se puede modelizar de acuerdo a la expresión:
Podemos hallar
2 = 1− 1 − = −. ( − 1)
para futuros cálculos.
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
2 3
Da. Condición:
+1
Ra. Condición:
+ +
es aquella tensión que a partir de la cual, se asegura que el JFET se encuentra trabajando en la zona de saturación. Es decir:
= −
4
(cond. de canal estrangulado)
Ta. Condición:
Debo verificar:
=+ +
.
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
EJEMPLO DISEÑO 1 (Resuelto según Libro: Sedra Smith) Especificaciones de diseño: Configuración y polarización propuesta:
=− =1 = =
Fuente común con auto polarización.
VDD
R1
RD Vo
Datos del Trs. JFET a utilizar:
JFET N
Vi
RL
= =−3
Rs1 Rs1 R2
Rs2 Rs2
En este caso, el diseño comienza, seleccionando una corriente de drenaje de reposo
3. 7. = . = . = 2 = 1− 1 − =(1− =(1− ) . =−
30% y 70% de
, entre un
, para trabajar en la región de mayor linealidad de la curva de transferencia.
(Cond. 1)
Siendo:
Podemos calcular el valor de
para futuros cálculos:
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
Como podemos observar en el gráfico, la pendiente de la RCD y la ubicación de la tensión encuentran condicionadas por el margen dinámico del punto de trabajo Q. Es decir: -
La excursión de señal hacia el corte: La excursión de señal hacia la región óhmica:
, se
= = . . = −
ANALISIS DE SEÑAL
G + Vi
Vgs
Rb
-
D
Rs1
gm.vgs
RD
RL
Vo
S
= = .|| 1− 1 − = .|| . =3 = − . . // = . . + = . + 1
= = − .. //+ 1 = − . . +1
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
ANALISIS DE CONTINUA
VDD
R1
VDD
RD
≅ = . + 2 = . = =137
RD
JFET N
JFET N
RGG
Rs1 Rs1
Rs1 Rs1
R2
Ω
RGG Rs2 Rs2
Rs2 Rs2
↓
↑
2
Si es grande, me disminuye la gananacia. Si es pequeña, me disminuye la estabilidad (Δ
2>
(Cond. 2)
Asumimos:
2 = . = . 137 ≅ = − 2 =137−≅7 UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
↑
).
Volviendo a la expresión de ganancia, podemos despejar
= .−.+1 = | |. . + =11 = −. ≅1
Con los valores comerciales de las resistencias requerimiento requerimiento de ganancia:
,
= //
para luego calcular
, hay que verificar si se está cumpliendo el
= − ≅−3
Verificación:
Conocido el valor de las resistencias de la malla de salida del circuito en condiciones estáticas, procedemos a calcular :
= − + + 2 =−1+7+ =13
Debo verificar que la tensión
Verificación:
se encuentre en la región de saturación.
− 13 − − −3 =
= + // = + = 7 +11 =1
Veamos la excursión de señal (margen dinámico), para ello calculamos previamente
Ω
Ω
Ω
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
-
= =. 1 = . . = − =13−=7 − 7 = = + + = +13 + =
Verificación:
Verificación:
Podemos observar que se verifica la condición, pero no se ha tenido en cuenta ningún margen de seguridad.
= // => = = =1
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
EJEMPLO DISEÑO 2 (Resuelto según analogía del criterio de Calderón aplicado a FET) Especificaciones de diseño: Configuración y polarización polarización propuesta:
= − =1 = = Fuente común con auto polarización.
VDD
R1
RD Vo
Datos del Trs. JFET a utilizar:
JFET N
Vi
RL
= =−3 =
Rs1 Rs1 R2
Rs2 Rs2
1
Ra. Condición:
.
≪ =1 = =
Como pretendemos amplificar tensión, se sabe que:
= . = . =
F. Seg (1,1)
=> =>
Por lo tanto, conocida la resistencia y la tensión en
= =
= −. √ − 1
Calculamos la
=>
=>
, calculamos
:
para posteriores cálculos: =>
=− UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
2
Da. Condición:
+1
Siendo:
= || =
=13 = 3
=>
13+1=3
F. Seg (1,2) =>
Conocida
hallamos el valor de
:
= =
=7
=>
ANALISIS DE SEÑAL
=11 =3 =3
De la expresión de la ganancia, podemos despejar el valor de
= ..
= || − =1
siendo
valor comercial =>
NOTA: Elijo menor porque lo que me interesa es que sea lo más chica posible.
= − ≅ − 2 = 3 = + 2 =3
Verificación:
2 = − =7−3=711
valor comercial
Verificación:
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
3
Ra. Condición:
+ +
es aquella tensión que a partir de la cual, se asegura que el JFET se encuentra trabajando en la zona de saturación. Es decir:
= − −− − − − =3 13++
(cond. de canal estrangulado)
Por lo tanto:
4
=>
=>
= =1
Ta. Condición:
=+ +
=3+1+
=>
= . . 3
Verificación:
Veamos la excursión de señal (margen dinámico):
=
(Cond. De diseño)
Verificación:
=>
= = = . = .1 =
Ω
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo
= − =1−=
− 3
Verificación:
Por último, calculamos:
= // => =
=>
= =1
UTN FRM – ING. ELECTRONICA – Gonzalo Berardo