DESAIN RANGKAIAN SHIFT REGISTER
Oleh : Abdan Arsyad 1241150014 D4 – 2B 2B
JURUSAN TEKNIK ELEKTRO PROGRAM STUDI SISTEM KELISTRIKAN POLITEKNIK NEGERI MALANG 2013 / 2014
I.
Deskripsi Lampu Berjalan Rangkain Lampu LED yang akan menyala secara berurutan, lampu LED di rangkai membentuk Lingkaran dengan 7 cincin dan 1 titik pusat. Lampu menyala dimulai dari cincin yang ke-7 atau cincin yang paling luar (lampu di cincin ke-1 sampai ke-6 dan lampu di titik pusat mati), setelah lampu di cincin ke-7 menyala beberapa detik kemudian lampu di cincin ke-6 menyala (lampu di cincin ke-7 tetap menyala, lampu di cincin ke-1 sampai ke-5 dan lampu di titik pusat mati), setelah lampu di cincin ke-7 dan ke-6 menyala beberapa detik kemudian lampu di cincin ke5 menyala (lampu di cincin ke-7 dan ke-6 tetap menyala, lampu di cincin ke-1 sampai ke-4 dan lampu di titik pusat mati), setelah lampu di cincin ke-5, 6 dan 7 menyala beberapa detik kemudian lampu di cincin ke-4 menyala (lampu di cincin ke-5, 6 dan 7 tetap menyala, lampu di cincin ke-1 sampai ke-3 dan lampu di titik pusat mati), setelah lampu di cincin ke-4, 5, 6 dan 7 menyala beberapa detik kemudian lampu di cincin ke-3 menyala (lampu di cincin ke-4, 5, 6 dan 7 tetap menyala, lampu di cincin ke-1 sampai ke-2 dan lampu di titik pusat mati), setelah lampu di cincin ke-3, 4, 5, 6 dan 7 menyala beberapa detik kemudian lampu di cincin ke-2 menyala (lampu di cincin ke-3, 4, 5, 6 dan 7 tetap menyala, lampu di cincin pertama dan lampu di titik pusat mati), setelah lampu di cincin ke-2, 3, 4, 5, 6 dan 7 menyala beberapa detik kemudian lampu di cincin pertama menyala (lampu di cincin ke-2, 3, 4, 5, 6 dan 7 tetap menyala, lampu di pusat lingkaran mati), setelah lampu di cincin pertama sampai ke-7 menyala beberapa detik kemudian lampu di titik pusat menyala sehingga seluruh lampu yang berbentuk melingkar menyala semua. Setelah lampu LED yang dirangkai melingkar menyala semua beberapa detik kemudian keseluruhan lampu LED mati dan beberapa detik kemudian menyala lagi dimulai dari lampu di cincin terluar atau cincin ke-7 dan lampu di cincin yang lain akan menyala berurutan seperti sebelumnya.
II.
Blok Diagram
Kontrol gerak
SHIFT REGISTER
Pembangkit Pulsa
III.
Per Blok a. Shift Register
3.1.Register SISO (Serial Input - Serial Output) / Geser (Shift)
Data masuk ke dalam dan ke luar dari Register secara serial (bit per bit).
Keluaran
Masukan Data
SET
D
CLR
Q
Q
SET
D
CLR
Q
Q
SET
D
CLR
Q
Q
SET
D
CLR
Data
Q
Q
Clock
Gambar 3.1 Register SISO (Serial Input - Serial Output)
Untuk mengetahui proses penyimpanan dan pengambilan data pada Register SISO maka semua FF harus di reset dahulu, lalu data pertama masuk dari masukan D-FFA, dengan memberikan satu pulsa Clock, maka data pertama tersebut akan muncul pada keluaran Q-FF A, sedangkan keluaran FF lainnya tetap. Data kedua diberikan lagi pada masukan D-FF A, lalu dengan pemberian pulsa Clock kedua menyebabkan data di masukan D-FF A muncul di keluaran Q- FF A, sedangkan data dari keluaran Q FF A (sebagai data masukan FF B) muncul pada keluaran Q FF B. Data ketiga diberikan lagi pada masukan D-FF A, lalu dengan pemberian pulsa Clock ketiga menyebabkan data di masukan D-FF A muncul di keluaran Q-FF A, sedangkan data dari keluaran Q-FF A muncul pada keluaran Q-FFB dan data dari keluaran Q FFB muncul pada keluaran Q-FF C. Data keempat diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock keempat menyebabkan data di masukan D-FFA muncul di keluaran Q-FF A, sedangkan data dari keluaran Q-FF A muncul pada keluaran Q-FF B dan data dari keluaran Q-FF B muncul pada keluaran Q FFC serta data dari keluaran Q FFC muncul pada keluaran Q-FF D. Jadi untuk register SISO dengan empat FF membutuhkan empat FF. Untuk lebih jelasnya mengetahui cara kerja dari Register SISO perhatikanlah t abel 3.1 dibawah ini.
Tabel 3.1 Register SISO 4 Bit Keluaran FF QA QB QC QD 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1
Masukan Data 1 0 1 1 0
Clock
0 1 2 3 4
Keluaran Data 0 0 0 0 1
Contoh IC Register SISO adalah 7491, Register geser 8 bit yang menggunakan FF-RS Master Slave dengan dua masukan A dan B. Jika masukan data serial dihubungkan ke masukan A, maka masukan B dibuat tinggi atau sebaliknya, sedangkan keluaran data pada keluaran Q H. Input
Input
QH
Output QH
A
B
14
13
12
11
GND
Clock
NC
10
9
8
7491
1
2
3
4
5
6
7
NC
NC
NC
NC
VC C
NC
NC
(a) Diagram Pin A
S
B
SET
Q
R CLR Q
S
SET
Q
R CLR Q
S
SET
Q
R CLR Q
S
SET
Q
S
R CLR Q
SET
Q
R CLR Q
S
SET
Q
R CLR Q
S
SET
Q
R CLR Q
SET
Q
QH
R CLR Q
QH
S
Clock
(b) Diagram Fungsional
(c) Tabel Fungsi Masukan pada tn A
B
QH
QH
H L X
H X L
H L L
L H H
Keluaran pada tn+8
Gambar 3.2 Register SISO 8-Bit 7491
Dari lembaran data ditunjukkan bahwa nilai minimum dari frekuensi Clock maksimum f MAX adalah 10 MHz, sehingga perioda Clocknya adalah : T
1
6
10 X 10 Hz
0,1 μdetik
Untuk itu IC 7491 terbebani penuh setelah 8 pulsa Clock dan waktu maksimum yang diperlukan adalah 8 T = 0,8 detik. 3.2 Register SIPO (Serial Input - Paralel Output)
Keluaran Data
D0
D1
D2
D3
Masukan Data
D
SET
CLR
Q
Q
D
SET
CLR
Q
Q
D
SET
CLR
Q
Q
D
SET
CLR
Q
Q
Clock
Gambar 3.3 Register SIPO (Serial Input - Paralel Output) Data masuk kedalam Register secara serial dan keluar dari Register secara paralel (serempak). Proses penyimpanan dan pengambilan data pada Register SIPO yaitu semua FF harus di reset dahulu lalu data pertama masuk dari masukan D-FF A, dengan memberikan satu pulsa Clock, maka data tersebut akan muncul pada keluaran Q 0, sedangkan keluaran Q1 datanya sama dengan data pada keluaran Q 0 sebelumnya, keluaran Q2 datanya sama dengan data pada keluaran Q1 sebelumnya dan keluaran Q 3 datanya sama dengan data pada keluaran Q2 sebelumnya. Data kedua diberikan lagi pada masukan D-FF A, lalu dengan pemberian pulsa Clock kedua menyebabkan data di masukan D-FF A muncul di keluaran Q 0, sedangkan data dari keluaran Q0 sebelumnya sebagai data masukan FF B muncul pada keluaran Q1, sedangkan keluaran Q 2 datanya sama dengan data pada keluaran Q 1 sebelumnya dan
keluaran Q3 datanya sama dengan data pada keluaran Q 2 sebelumnya. Data ketiga diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock ketiga menyebabkan data di masukan D-FFA muncul di keluaran Q 0, sedangkan data dari keluaran Q 0 sebelumnya sebagai data masukan D-FFB muncul pada keluaran Q1 dan data dari keluaran Q1 sebelumnya sebagai data masukan D-FFB muncul pada keluaran Q 2, sedangkan keluaran Q 3 datanya sama dengan data pada keluaran Q 2 sebelumnya. Data keempat diberikan lagi pada masukan DFFA, lalu dengan pemberian pulsa Clock keempat menyebabkan data di masukan D-FF A muncul di keluaran Q 0, sedangkan data dari keluaran Q 0 sebelumnya sebagai data masukan D-FFB muncul pada keluaran Q 1 dan data dari keluaran Q1 sebelumnya sebagai data masukan D-FFC sebelumnya sebagai data masukan D-FF C muncul pada keluaran Q 2 serta data dari keluaran Q2 sebelumnya sebagai data masukan D-FF B muncul pada keluaran Q 3. Transfer data paralel lebih cepat daripada serial, jadi untuk register SIPO dengan empat FF membutuhkan satu pulsa Clock untuk mengeluarkan 4 data pada 4 keluaran paralel, sedangkan waktu untuk memasukkan data pada semua FF memerlukan 4 pulsa Clock. Untuk lebih jelasnya dalam mengetahui cara kerja dari Register SISO perhatikanlah tabel 3.2 dibawah ini. Tabel 3.2 Register SIPO 4 Bit Keluaran Data Q0 Q1 Q2 Q3 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1
Masukan Data 1 0 1 1 0
Clock
0 1 2 3 4
Contoh IC Register SIPO adalah 74164, Register 8 bit yang menggunakan FF-D dengan dua masukan A dan B. Jika masukan data serial dihubungkan ke masukan A, maka masukan B dibuat tinggi atau sebaliknya, dengan 8 keluaran (Q A sampai QH). Keluaran data serial juga dapat diperoleh pada keluaran Q H. Output VCC
QH
QG
Q F
QE
14
13
12
11
10
Clear 9
Clock 8
74164
1
2
3
4
5
6
7
A
B
QA
QB
QC
QD
GND
Input Serial
Output
(a) Diagram Pin
QA
A
D
B
SET
CLR
Q
Q
QB
D
SET
CLR
Q
QC
D
Q
SET
CLR
Q
Q
QD
D
SET
CLR
Q
QE
D
Q
SET
CLR
Q
Q
QF
D
SET
CLR
Q
QG
D
Q
SET
CLR
Q
Q
QH
D
SET
CLR
Q
Q
Clock Clear
(b) Diagram Fungsional
(c) Tabel Fungsi
Clear L H H H H
Masukan Clock A X X L X H L X
B X X H X L
QA L QA0 H L L
Keluaran QB ..... L QB0 QAn QAn QAn
QH L QH0 QGn QGn QGn
Gambar 4.4 Register SIPO 8-Bit 74164 Dari lembaran data ditunjukkan bahwa nilai minimum dari frekuensi Clock maksimum f MAX adalah 10 MHz, sehingga IC tersebut tidak bisa bekerja pada frekuensi lebih besar dari 10 MHz. Untuk itu IC 74164 memerlukan waktu 1/(10 X 10 6) = 0,1 detik untuk keluaran, sedangkan untuk masukan adalah 8 X 0,1 detik = 0,8 detik.
3.3 Regsiter PISO (Paralel Input - Serial Output)
Data masuk ke dalam Register secara paralel (serempak) dan ke luar Register secara serial (bit per bit). Proses penyimpanan data pada Register PISO adalah melalui 2 masukan asinkron yaitu Clear / Reset untuk data 0 dan Set untuk data 1 pada masing-masing FF, sehingga data tersebut akan muncul pada tiap-tiap keluaran Q-FF, dengan memberikan satu pulsa Clock, maka data bergeser dari keluaran Q A sebagai data masukan FFB muncul pada keluaran QB (sedangkan data di keluaran Q A menjadi 0), data dari keluaran Q B sebagai data masukan FFC muncul pada keluaran Q C, data dari keluaran QC sebagai data masukan FFD muncul pada keluaran Q D yang digunakan sebagai keluaran data.
asu an Data 1
Keluaran SET
D
CLR
Q
Q
SET
D
CLR
Q
SET
D
Q
CLR
Q
Q
SET
D
CLR
Data
Q
Q
Masukan Clock
Data 0
Gambar 3.5 PISO (Paralel Input - Serial Output) Pemberian pulsa Clock kedua menyebabkan data bergeser dari keluaran Q A sebagai data masukan FFB muncul pada keluaran Q B (data di keluaran Q A menjadi 0), data dari keluaran QB sebagai data masukan FFC muncul pada keluaran QC (data di keluaran QB menjadi 0), data dari keluaran Q C sebagai data masukan FF D muncul pada keluaran QD yang digunakan sebagai keluaran data. Pemberian pulsa Clock ketiga menyebabkan data bergeser dari keluaran QA sebagai data masukan FF B muncul pada keluaran Q B (data di keluaran Q A menjadi 0), data dari keluaran Q B sebagai data masukan FFC muncul pada keluaran Q C (data di keluaran QB menjadi 0), data dari keluaran Q C sebagai data masukan FFD muncul pada keluaran QD yang digunakan sebagai keluaran data Q C (data di keluaran QC menjadi 0). Pemberian pulsa Clock keempat menyebabkan data bergeser dari keluaran Q A sebagai data masukan FFB muncul pada keluaran Q B (data di keluaran QA menjadi 0), data dari keluaran QB sebagai data masukan FF C muncul pada keluaran Q C (data di keluaran QB menjadi 0), data dari keluaran QC sebagai data masukan FFD muncul pada keluaran Q D yang digunakan sebagai keluaran data, jadi memerlukan 4 pulsa Clock untuk mengeluarkan 4 bit data pada Register PISO, untuk lebih jelasnya mengetahui cara kerja dari Register P ISO perhatikanlah tabel 4.3 dibawah ini.
Tabel 4.3 Register PISO 4 Bit Clock
Masukan Data
0 1 2 3 4
Set
Clear
Set
Set
1 0 0 0 0
0 1 0 0 0
1 0 1 0 0
1 1 0 1 0
Keluaran Data 1 1 0 1 0
Contoh IC Register PISO adalah 74165 dengan 8 masukan / bit paralel dan masukan serial SER, sehingga data Register bisa diisikan paralel atau serial pada FF-D yang diatur melalui masukan shift/load; yaitu apabila tinggi (1), maka data diberikan pada masukan serial SER dan bit data digeser saat transisi naik dari Clock dengan syarat masukan CLK INH berlogika 0 (jika masukan CLK INH berlogika 1, maka tidak akan pernah terjadi adanya pulsa Clock), sedangkan apabila masukan shift/load berlogika rendah (0), maka data paralel diisikan pada Register melalui masukan A sampai H, yang tidak memerlukan pulsa Clock dan masukan SER. PARALEL INPUT VC C
CLOCK INHIBIT
D
C
B
A
SERIAL INPUT
OUTPUT QH
16
15
14
13
12
11
10
9
7
8
74165
1
SHIFT/ LOAD
2
3
4
5
6
CLOCK
E
F
G
H
OUTPUT
GND
QH
PARALEL INPUT
(a) Diagram Pin
(b) Tabel Fungsi
Input Shift/ Load
Paralel
Clock Inhibit
Clock
Serial
Output Internal
Output
Q A
Q B
Q H
A ... H
L
X
X
X
a ... h
a
b
h
H
L
L
X
X
Q AO
QBO
QHO
H
L
H
X
H
Q an
Q Gn
H
L
L
X
L
Q an
Q Gn
H
H
X
X
Q A0
Q BO
Q HO
CLOCK CLOCK INHIBIT L
SERIAL INPUT SHIFT/LOAD
DATA
A
H
B
L
C
H
D
L
E
H
F
L
G
H
H
H
OUTPUT Q H
H
H
L
H
L
H
L
H
L
OUTPUT Q H
L
L
H
L
H
L
H
L
H
INHIBIT
SERIAL SHIFT
LOAD
(c) Diagram Waktu Gambar 3.6 Register PISO 8-Bit 74165 3.4 Register PIPO (Paralel Input - Serial Output)
Data masuk ke dalam dan keluar Register secara paralel (serempak). Proses penyimpanan data pada Register PIPO adalah melalui masukan data D pada masing-masing FF. Dengan satu pulsa Clock, maka data dari tiap-tiap masukan D-FF akan muncul pada masing-masing keluaran, sehingga untuk mengeluarkan 4 bit data pada Registe r PIPO hanya memerlukan 1 pulsa Clock.
Keluaran Data
O0
D
SET
CLR
Q
O1
D
Q
SET
CLR
Q
O2
D
Q
SET
CLR
Q
O3
D
Q
SET
CLR
Q
Q
Clock
I0
I1
I2
I3
Masukan Data
Gambar 3.7 Register PIPO (Paralel Input - Serial Output) Untuk lebih jelasnya dalam mengetahui cara kerja dari Register PISO perhatikanlah tabel 3.4 dibawah ini. Tabel 3.4 Register PIPO 4 Bit Clock
0 1
DA 1 1
Masukan Data DB DC DD 0 1 1 0 1 1
QA 0 1
Keluaran Data QB QC QD 0 0 0 0 1 1
Contoh IC Register PIPO 8 bit adalah 74195, yang mempunyai masukan shift/load seperti 74165 dengan masukan serial J dan K yang dihubungkan bersama-sama (masukan K aktif rendah) untuk mengendalikan FF-RS A seperti ditunjukkan pada tabel 3.5 dibawah. Tabel 3.5 Fungsi Masukan Serial J-K Register PIPO 4 Bit 74195 Masukan Serial J K 0 0 0 1 1 0 1 1
Clock
Keluaran QA (shift/load =1) 0 (reset) QA (tetap) QA (toggle) 1 (set)
OUTPUT SHIFT/ CLOCK LOAD
VC C
QA
QB
QC
QD
QD
16
15
14
13
12
11
10
9
74195
1
CLEAR
2
3
4
5
6
7
8
J
K
A
B
C
D
GND
SERIAL INPUT
PARALEL INPUT
(a) Diagram Pin (b) Tabel Fungsi Input Clear
Shift/ Load
Clock
L
X
X
H
L
H
H
H
H
H
H
H
H
H
H
L
Output
Serial
Paralel
Q A
Q B
Q C
Q D
J
K
A
B
C
D
X
X
X
X
X
X
L
L
L
L
X
X
a
b
c
d
a
b
c
d
X
X
X
X
X
X
Q A0
Q B0
Q C0
Q D0
L
H
X
X
X
X
Q A0
Q A0
Q Bn
Q Cn
L
L
X
X
X
X
L
Q An
Q Bn
Q Cn
H
H
X
X
X
X
H
Q An
Q Bn
Q Cn
H
L
X
X
X
X
Q An
Q Bn
Q Cn
(c) Diagram Waktu
Q An
CLOCK CLEAR SERIAL DATA INPUT
J K
SHIFT/LOAD A PARALEL DATA INPUT
H L
B C
H L
D QA QB OUTPUT QC QD SERIAL SHIFT CLEAR
SERIAL SHIFT LOAD
Gambar 3.8 Register PIPO 4 Bit 74195
Gate logika AND/OR/INVERT (AOI) pada masukan paralel di gunakan untuk fungsi shift/load dan penerapan masukan serial J-K, sedangkan keluaran AOI ke masukan Set dan melalui Inverter ke masukan Reset FF. Gambar 4.8d menunjukkan diagram waktu 74195 dengan ilustrasi hapus (clear), geser (shft) dan urutan pengisian (load) data. IV.
Rangkuman Total