Estudio de trafico de un sector de la autopista del Sol en TrujilloDescripción completa
Estudio de trafico de un sector de la autopista del Sol en TrujilloDescripción completa
Descripción: lll
Lista de saneamentoDescrição completa
caso 3Descripción completa
Descripción: fisica i
energie eolienneDescription complète
madurez de la aceitunaDescripción completa
n3Full description
N3Full description
JLPT N3-N4 2003Full description
giao trinh tieng nhật try n3
INFORME N°3 REGISTROS 1. Implementar el registro “SISO” mostrado en la Figura 5. Analice su funcionamiento, desarrolle la tabla de estados y construir el diagrama de estados; considerando el dato DATA: 1011. (Sugerencia Usar IC 74LS74) 2. Implementar el registro “SIPO” de la Figura 7, analice su funcionamiento, desarrolle su tabla de estados y graficar su diagrama de tiempo; considerando el dato: 1101. (Sugerencia: Usar IC 74LS74) 3. Implementar el registro de almacenamiento asíncrono de 4 bits, mostrado en la Figura 9; analice su funcionamiento entregando datos de 4 bits, comprobando su transferencia a las salidas del registro.(Sugerencia Usar IC 74LS75)
D1
U2 2
0 0 0 0
3 6 7 13 4
1
D0 D1 D2 D3
Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3
16 1 15 14 10 11 9 8
D2 D3 D4
E0/1 E2/3 74LS75
Cuando al enable del circuito esta en 1 habilita a todas las entradas y al ingresar los datos en cualquiera de ellas de observa que en la salida el mismo valor ingresado como se puede observar en la tabla mostrada. Esto ocurre en cualquiera de las de los latch tipo D del circuito mostrado en las entradas D1, D2, D3, D4 y sus salidas respectivas Q1, Q2, Q3, Q4. Cuando el enable esta en 0 queda registrada el numero y cualquier otra acción no altera nada TABLA DE ESTADOS ENTRADAS D ENABLE
SALIDAS ̅ Q
0 1
1 1
0 1
X
O
1 0 ̅̅̅̅
DIAGRAMA DE ESTADOS:
4. Implementar el registro de almacenamiento síncrono de 4 bits mostrado en la figura 13, analice su funcionamiento.
74LS74
0
Q
6
74LS74
0
D
Q
5
4 2 3
CLK Q
6
74LS74
D
S
3
U4:A Q
R
4 2
S
5
Q
5
CLK
1
6
Q
CLK
D4
U3:A
R
Q
D
S
2 3
1
0
5
R
Q
CLK
1
D
R
3
D3
U2:A
4
U1:A
4 2
S
U1:A(CLK)
D2
1
D1
6
74LS74
0
Las entradas y las salidas se encuentran en paralelo inmediatamente después de introducir simultáneamente todos los bits de datos, estos aparecen en paralelo en las salidas.
Este circuito es un registro de almacenamiento síncrono debido a que siempre que exista una señal de reloj la entrada pasara a la salida en caso contrario la salida permanecerá en estado de memoria y no será afectado por la entrada.
TABLA DE ESTADOS:
DIAGRAMA DE ESTADOS:
5. Implementar el Registro Universal (IC 74LS194), verificando el funcionamiento: 6. Analizar el funcionamiento del IC 74LS259, como registro direccionable, compruebe su tabla de verdad y diagrama de tiempo.
1 2 3 4 5 6 7 8
D1(A)
ON
DSW?
OFF
DIPSW_8
16 15 14 13 12 11 10 9
U? 13 1 2 3 14 15
D
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
A0 A1 A2 LE MR
4 5 6 7 9 10 11 12
74HCT259
Analizando la tabla de verdad del 74ls259 el cual posee diferentes funciones como podemos ver en la tabla de verdad. TABLA DE VERDAD:
CLEAR
̅
FUNCION
1
0
LATCH DIRECCIONABLE
1
1
MEMORIA
0
0
DEMULTIPLEXOR
0
1
CLEAR
De su función como latch podemos hacer el diagrama de estado: