SEGUNDO PARCIAL SISTEMAS DIGITALES II 1.-Se pretende diseñar el sistema de enendid! de intermitenia de "n !#e. Para ell! #a$ %"e diseñar "n ir"it! se"enial %"e "mpla las si&"ientes espei'ai!nes( de a"erd! !n la '&"ra ad)"nta. C"and! la palana se !l!%"e en la p!sii*n DEREC+A( se de,er enender $ apa&ar de !rma intermitente la l"/ identi'ada !m! D( de !rma s0nr!na !n "n rel!) de 1 +/. C"and! la palana se !l!%"e en la p!sii*n I2UIERDA( se de,er enender $ apa&ar de !rma intermitente la l"/ identi'ada !m! I( de !rma s0nr!na !n "n rel!) de 1 +/. C"and! la palana se !l!%"e en la p!sii*n entral 3APAGADO4 n! se enender nin&"na nin&"na l"/. C"and! C"and! se ati5e ati5e el interr"pt interr"pt!r !r de EMERGENC EMERGENCIA( IA( se ati5arn ati5arn am,as l"es l"es sim"ltn sim"ltneamen eamente( te( $ se desati5a desati5arn rn am,as de !rma !rma s0nr!na s0nr!na !n el rel!)( rel!)( independientemente de la p!sii*n de la palana( es deir( la entrada de emer&enia tiene pri!ridad a,s!l"ta. a4 De'nir l!s estad!s( s" !di'ai*n $ s" dia&rama. ,4 Reali/ar la ta,la de e6itai*n "sand! ,iesta,les D. 4 Implementar el ir"it!.
NOTA7 A"n%"e en "n as! real ser0a imp!si,le meniamente pasar la palana de i/%"ierda a dere#a diretamente( sin pasar p!r la p!sii*n Apa&ad!( !nsiderar %"e s0 se p"ede al res!l5er este e)erii!.
8.- Se desea diseñar el ir"it! de !ntr!l de "n sem!r! de peat!nes( "$! "ni!namient! se desri,e a !ntin"ai*n.Mientras n! se ati5e el p"lsad!r 3P 9 :4( el sem!r! permaneer p!r tiemp! inde'nid! en ;ERDE. C"and! se p"lse P( se enender en el si&"iente il! de rel!) la l"/ AM
A d"rante ?: se&"nd!s( 'nali/ad!s l!s "ales se 5!l5er a la sit"ai*n iniial !n s*l! la l"/ ;ERDE enendida. Se s"p!ne %"e P se p"lsa s*l! "and! est@ enendida la l"/ ;ERDE( $ n"na en l!s restantes as!s. El sistema !mplet! "ni!na se&n el es%"ema de la '&"ra ad)"nta.
C"and! se enienden las l"es ;ERDE $ AMA p!ne la l0nea D a ni5el :. Mientras %"e al&"na de estas l0neas est a ni5el :( %"eda in#i,ida la entrada del rel!) al ir"it! se"enial. Mientras el sem!r! est@ ;ERDE( l!s p"ls!s de rel!) entran al ir"it! se"enial Los contadores tienen una entrada RESET, activa a nivel alto, y una entrada de +AA( D de,e ser :. Para ell! "sar s*l! "na p"erta l*&ia $ "n in5ers!r. 4 Diseñar el ir"it! se"enial "sand! F ,iesta,les tip! D !n salidas !netadas diretamente a las l"es del sem!r!. SOLUCION En la fgura del enunciado pueden apreciarse cuatro bloques bien dierenciados. Por un lado el circuito secuencial, encargado de generar la secuencia correcta de iluminación, por otro el bloque 2 responsable de activar los contadores en unción de la transición del semáoro (de verde y amarillo a rojo, y de rojo a verde. Por !ltimo, el bloque " debe encargarse de in#abilitar el circuito secuencial mientras alguno de los contadores está en marc#a. Esta in#abilitación se reali$a desactivando la se%al de reloj del circuito, de manera que as& no puede cambiar de estado #asta que el reloj se active de nuevo, cosa que sucederá cuando los contadores #ayan terminado. 'a implementación del bloque ", por lo tanto será la que recoge la siguiente tabla de verdad. bs)rvese como cuando ninguno de los contadores está en marc#a (* y + son la entrada al circuito secuencial es la del reloj del sistema. -in embargo, si uno de los dos contadores se pone en marc#a (* o + son la entrada de reloj del circuito secuencial es / , impidiendo que pueda cambiar de estado #asta que el contador no #aya terminado. 0omo los contadores no pueden activarse simultáneamente la combinación * y + igual a " no se producirá nunca.
El segundo bloque es el responsable de la activación de los contadores. El primer contador, gobernado por la se%al 0 debe ponerse en marc#a (0 / cuando se enciendan las luces verde y ámbar. El segundo, disparado por la se%al 1, se activará (1 / cuando el semáoro est) en rojo. -eg!n esta codifcación, y teniendo en cuenta que eisten combinaciones que no se producirán nunca (por ejemplo un semáoro en el que no est) activada ninguna lu$3 4 / , * / y / se #a completado el dise%o del bloque 2.
Por !ltimo, queda dise%ar el circuito secuencial propiamente dic#o, para lo cual procederemos como siempre. 1. Paso de las especifcaciones verbales al diagrama de estados Puesto que el semáoro sólo utili$a tres de las posibles combinaciones de colores (verde,verde y ámbar, y rojo, sólo serán necesarios tres estados para su codifcación. Por lo tanto, con dos biestables tendr&amos sufciente para almacenar las tres codifcaciones. -in embargo, y para simplifcar la salida del circuito, puesto que cada lu$ del semáoro es controlada por una salida dierente, podr&amos utili$ar tres biestables, de manera que cada uno de ellos uera el responsable de la activación o desactivación de una de las l&neas. 1e esta manera se desperdician 5 de las oc#o posibles combinaciones posibles con los tres biestables, pero a cambio la salida del circuito es directamente el estado almacenado en sus biestables (máquina de 6oore.
2. Construcción de la tabla de estados 7omando el diagrama de estados de la fgura anterior debe generarse la tabla de estados, en la que a partir de la entrada P y el estado actual se obtendrá el siguiente estado, y en la que a partir de ambos, y con ayuda de la tabla de ecitación se calcularán las entradas a los biestables (1 en este caso.
3. Minimización de las unciones e implementación del circuito -implifcando por 8arnaug# obtendremos las unciones de entrada a los biestables (1v, 1a, y 1r para el cálculo del nuevo estado. 'a unción de salida, como se #a comentado, consiste simplemente en conectar cada salida de los biestables a la se%al de activación de cada una de las luces de los semáoros 1v / 9a: 1a / P 1r / 9a
F.- Una m%"ina e6pended!ra de ta,a! est !ntr!lada p!r "n ir"it! se"enial !m! el de la '&"ra. Di#! ir"it! rei,e !m! entradas el *di&! de d!s ,its 3ta,la 14 de las m!nedas %"e 5a intr!d"iend! el "s"ari!. C!m! salidas( el ir"it! de,e ati5ar 8 señales( !rresp!ndientes a si se de,e ! n! entre&ar el ta,a! 3T4( $ la antidad de am,i! a reinte&rar 3C1 $ C:4( !di'adas se&n las ta,las 8 $ F respeti5amente. El "ni!namient! del ir"it! es el si&"iente. El "s"ari! de,e intr!d"ir m!nedas #asta alan/ar la antidad de 1::( %"e ser el prei! del ta,a!. Una 5e/ %"e la s"ma de m!nedas alane di#! imp!rte( a"t!mtiamente la m%"ina ser5ir el ta,a!( ret!rnand! adems el am,i! !rresp!ndiente. P!r e)empl!( si el "s"ari! #a intr!d"id! 1 m!neda de 8= $ 8 m!nedas de =:( la m%"ina de,e ser5irle el pa%"ete $ "na m!neda de 8= 3salidas T C1 C: 9 1 : 14.
Diseña el ir"it! se"enial !rresp!ndiente( indiand! laramente7 El nmer! $ !di'ai*n de estad!s. El dia&rama de estad!s. La ta,la de transii!nes $ salidas del ir"it!( "tili/and! para ell! "n ,iesta,le T 3para el ,it ms si&ni'ati5! %"e almaena el estad!4( $ ,iesta,les > para el rest!. La implementai*n del ir"it!( "tili/and! mapas de arna" para implementar t!das las "ni!nes. SOLUCION 'os estados son3
?.- Diseñar "n sistema se"enial apa/ de re!n!er el patr*n ::1:11. La entrada al ir"it! se reali/ar a tra5@s de "na señal de entrada E( de !rma s0nr!na( $ en serie 3"n n"e5! ,it ada il! de rel!)4. El ir"it! disp!ndr de "na salida S %"e t!mar el 5al!r H1 en el instante en el %"e se re!n!/a el patr*n en la se"enia de entrada( $ ser H: en t!d!s l!s dems as!s. NOTA7 de,e tenerse en "enta %"e al rei,ir "n ,it "era de se"enia n! #a$ %"e dese#ar t!d!s l!s 5al!res re!&id!s #asta ese m!ment!. Es p!si,le %"e parte de la se"enia si&a siend! 5lida. P!r e)empl!( si s"p!nem!s %"e se #a rei,id! la se"enia ::( $ a !ntin"ai*n lle&a "n terer :( se !nsiderar %"e l!s 8 ltim!s er!s s!n parte de "na se"enia !rreta. Se pide7 a4 Identi'ai*n $ !di'ai*n de estad!s. ,4 Dia&rama de estad!s. 4 C!mpletar la ta,la de 5erdad teniend! en "enta %"e de,en "tili/arse ,iesta,les tip! >( T $ D 3de ms a men!s si&ni'ati5!4 para la implementai*n 0sia del ir"it!. SOLUCION
=.- Diseñe "n a"t*mata de Meal$ !n d!s entradas J( K $ "na salida "$! "ni!namient! sea el si&"iente 7 a4 si JK 9 ::( ent!nes 9 : . ,4 si JK 9 11( desp"@s de %"e las entradas #a$an sid! d"rante d!s il!s de rel!) JK9 :1( ent!nes 9 1. En el rest! de l!s as!s se mantiene la salida . N!ta7 en ada il! s*l! p"ede am,iar "na 5aria,le de entrada( n! las d!s a la 5e/ El diagrama de estados reducido queda de la siguiente manera 3 .
.-Se desea diseñar "n a"t*mata de Meal$ !n d!s entradas 3J1 (J84 $ "na salida ( %"e !,ede/a al si&"iente !mp!rtamient! 7 14 En nin&n as! am,as entradas p"eden estar a 1 sim"ltneamente . 84 La salida alan/ar el 5al!r 1 si $ s*l! si apareen d!s "n!s !nse"ti5!s en la misma l0nea de entrada( pasand! a di#! 5al!r "and! se detete el se&"nd! 1 .
.-Se trata de diseñar "n ir"it! se"enial %"e admite !m! entradas d!s l0neas A $ <( pr!edentes de send!s re&istr!s de despla/amient!s( de !rma sinr!ni/ada !n "n rel!)( p!r las %"e entran 1 ,it p!r ada l0nea en ada il! de rel!). En ada m!ment! se de,e 5er en la salida /1 /:( !di'ad! en ,inari!( el nmer! de er!s %"e altan p!r intr!d"ir #asta %"e @ste 3el nmer! de er!s intr!d"id!s4 sea "n mltipl! de ?. S"p!ner %"e /1 es la l0nea ms si&ni'ati5a de la salida $ %"e el estad! iniial( es deir( "and! t!da50a n! se #a intr!d"id! nin&n er!( es el mism! %"e el estad! !rresp!ndiente a intr!d"ir "n nmer! de er!s %"e sea mltipl! de ?.
Se pide7 De'nii*n de estad!s( !di'ai*n de entradas( estad!s $ salidas. Implementai*n del ir"it! "sand! ,iesta,les T. Si se "sasen ,iesta,les D( %"@ relai*n al&e,raia #a,r0a entre la e6itai*n de di#!s ,iesta,les $ las salidas del ir"it!
1.-Cir"it! !ntad!r !n !ntr!l M
8.- Diseñe un contador síncrono que en función del valor de una variable combinacional
“C” genere las secuencias binarias (7→6→5→→!→"→#→$% con “C & $” ' ($→"→→6→#→!→5→7% con “C & #” Utilice biestables tipo JK y los dispositivos combinacionales necesarios.