FACULTAD DE CIENCIAS
TRABAJO DE LABORATORIO 2013 – 1 INTEGRANTES:
QUINTO ENRÍQUEZ, DANTE CURSO:
CIRCUITOS DIGITALES PROFESOR:
CASTILLO OCAÑA, GUIDO SECCIÓN:
LABORATORIO
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
INDICE 1. OBJETIVO DE ESTUDIO
2. EQUIPOS
3. FUNDAMENTO TEÓRICO
4. PROCEDIMIENTO EXPERIMENTAL
5. CONCLUSIONES
6. BIBLIOGRAGIA Y RECOMENDACIONES
2
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
LABORATORIO N°2
1. OBJETIVO - Entender y diseñar un circuito comparador y un circuito sumador
2. EQUIPOS - Integrados DM74LS04, DM74LS32, DM74LS08 - Protoboard - Fuente de Poder DC de 5V - Cables para las conexiones
3. FUNDAMENTO TEÓRICO CIRCUITO COMPARADOR
Los circuitos comparadores son sistemas combinacionales que comparan la magnitud de dos números binarios de n bits e indican cuál de ellos es mayor, menor o sí existe igualdad entre ellos. Existen varias configuraciones de circuitos de un nivel sencillo a uno más complejo para determinar relaciones de magnitud. Comparador de Magnitudes de un Bit
La comparación de dos bits se puede realizar por medio de una compuerta OR exclusiva o una NOR exclusiva. La salida del circuito es 1 si sus dos bits de entrada son diferentes y 0 si son iguales. La figura 1 muestra el circuito comparador de dos bits.
Figura 1. Comparador de magnitudes de un bit
3
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
Comparador de Magnitudes de Dos Bits
Los números A y B de dos bits en orden significativo ascendente a descendente se ordenan de la siguiente forma: A = A1·A0 B = B1·B0
En un comparador de dos bits se utilizan dos compuertas OR – Exclusiva. El comparador se muestra en la figura 2 los bits más significativos se comparan en la compuerta 1 y los dos menos significativos en la compuerta 2. En el caso de números iguales, los bits también son iguales, teniendo como salida en cada XOR el valor 0 . Cada XOR se invierte y la salida de la compuerta AND tendrá un 1. En números diferentes, los bits serán diferentes y la salida de cada XOR será 1.
Figura 2. Comparador de magnitudes de dos bits. Comparador de magnitudes de cuatro bits
En el diagrama 3 se muestra un comparador de magnitud de cuatro bits. Las entradas son A y B y las salidas son las tres variables binarias A>B, A=B y A
Figura 3 Comparador de magnitudes de cuatro bits . Salida A=B
4
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
Los dos números son iguales si todos los números del mismo peso son iguales, es decir A3=B3, A2 =B2 , A1=B1 y A0 =B0 . La igualdad de los números Ai y Bi se determina comparando los coeficientes según el valor 0 ó 1 para los dos bits. En la comparación se emplea la variable y i. Esta variable binaria es igual a 1 si los números de entrada A y B son iguales, de lo contrario será igual a 0. Por consiguiente, la comparación de dos bits en la posición i de un número, está dada por: y i (Ai =B )i = Ai ·Bi + Ai ’·Bi ’ = (Ai
B )' i
Por ejemplo, sí A3 = 1 y B3= 1; y3 será igual a y3 = A3·B3 + A’ 3·B’ 3 = 1·1 + 1·1 = 1 pero sí A3 = 1 y B3= 0 ; y3 = A3·B3 + A’ 3·B’ 3 = 1·0 + 0·1 = 0. La comparación se realiza para el resto de los coeficientes Ai y Bi . El número A será igual a B sí se cumple la condición y i=1 para todos los coeficientes, es decir una operación AND: (A=B) = y 3·y 2·y 1·y 0
La variable binaria A=B es igual a 1 solamente si todos los pares de dígitos de los números son iguales. Salidas A>B y A
La comparación en este caso se comienza desde el bit más significativo. Los dígitos se comparan uno a uno y si estos son iguales se prueba con el siguiente par de bits menos significativos. La comparación continua hasta que se encuentra un par de dígitos desiguales. En la posición donde se encuentre un uno en A y un 0 en B se puede afirmar que A>B. Por el contrario , sí A es igual a0 y B igual a 1 entonces AB) = A3·B3’ + y 3·A2 ·B2 ’ + y 3·y 2·A 1·B1’ + y 3·y 2·y 1·A0 ·B0 ’ (A
5
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
Figura 4 Comparador de magnitudes de cuatro bits CIRCUITO SUMADOR Sumador Medio
El circuito combinacional que realiza la suma de dos bits se denomina sumador medio. La figura 5 muestra el símbolo lógico de sumador medio. En el circuito las entradas son A y B y la salida S corresponde a la suma y C out al acarreo de salida.
Figura 4 Símbolo lógico del sumador medio La tabla de verdad 1 está dada por las reglas de la suma binaria.
Tabla 1 Tabla de verdad del sumador medio
6
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
La salida obtenida a partir de la tabla de verdad es: X + Y = C out S
El bit de acarreo C out es 1, sólo cuando A y B tienen el valor de 1; por tanto entre A y B se puede establecer una operación AND: C out = A·B
El bit de suma S es 1, sólo si las variables A y B son distintas. El bit de acarreo es 0 a no ser que ambas entradas sean 1. Por consiguiente, la salida S puede expresarse en términos de la operación OR – Exclusiva: S = A’·B + A·B = A
B
El circuito se muestra en la figura 5.
Figura 5 Circuito Lógico del Sumador Medio. Sumador Completo
El sumador completo acepta dos bits y un acarreo de entrada y genera una suma de salida junto con el acarreo de salida. La tabla 2 muestra la tabla de verdad del sumador completo. Las entradas A, B y C in denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas S y C out representan a la suma y el acarreo de salida.
Tabla 2 Tabla de verdad del sumador completo La salida S en la tabla de verdad corresponde a la operación OR- Exclusiva: S = A·B’·C in’ + A’·B·C in’ + A·B·C in + A’·B’·C in
7
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
S = C in’·(A·B’ + A’·B) + C in ·(A·B + A’·B’) S = C in’·(A·B’ + A’·B) + C in ·(A’·A + A’·B’ + A·B + B·B’) S = C in’·(A·B’ + A’·B) + C in ·((A’ + B)·(A + B’)) S = C in’·(A·B’ + A’·B) + C in ·((A·B’)’·(A’·B)’) S = C in’·(A·B’ + A’·B) + C in ·(A·B’ + A’·B)’ S = (A
B) Cin
El mapa de karnaugh de la salida C out se muestra en la figura 6
Figura 6 Mapa para la salida C out de un Sumador Completo. La salida C out está dada por: C out = A·B + A·C in + B·C in
El circuito se muestra en la figura 7
Figura 7 Circuito Lógico del Sumador Completo.
8
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
4. PROCEDIMIENTO EXPERIMENTAL Diseñar un circuito comparador de 2 bits
Tabla de Verdad ENTRADAS
SALIDAS
A1
A2
B1
B2
S1
S2
S3
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0
1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1
0 1 1 1 0 0 0 1 0 0 0 1 0 0 0 0
Diseño del circuito ̅ ̅ ̅ ̅ ̅ ̅ ̅ ̅ ̅ ̅ ̅
9
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
Diseñado en logic.ly – Comparador (A>B)
Diseñado en logic.ly – Comparador (A=B)
10
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
Diseñar un circuito sumador de 2 bits
Diseñado en logic.ly – Sumador de dos números de 2 bits (11+11= 110)
Diseñado en logic.ly – Sumador de dos números de 2 bits (11+00=11)
11
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
Diseñado en logic.ly – Sumador de dos números de 2 bits (11+01=100)
Diseñado en logic.ly – Sumador de dos números de 2 bits (10+01=11)
12
EE
LABORATORIO N°2
CIRCUITOS DIGITALES
17 de abril de 2014
5. CONCLUSIONES Y RECOMENDACIONES
Se ha diseñado un circuito comparador y sumador de 2 bits, también se ha simulado con plataforma online logic.ly para comprobar el diseño.
Se entendido los principios y método para diseñar circuitos comparadores y sumadores.
6. BIBLIOGRAFÍA
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030901.htm logic.ly
13