Laporan - Parameter Gerbang Logika

LAPORAN PRAKTIKUM PERANCANGAN SISTEM DIGITAL “Parameter Gerbang Logika”

Kela Kelom"ok  Nama  NIM

! Teknik Kom"#ter A ! Pr Praktik#m $ % Ke Kel&$ ! 'ani(a) Ranania ! *+D,,+-.-

PROGRAM KEA'LIAN TEKNIK KOMPUTER  DIREKTORAT PROGRAM DIPLOMA INSTITUT PERTANIAN /OGOR  /OGOR  $-,0 I.

Tujuan Percobaan

,& $& +&

II.

Peralatan dan Komponen Percobaan

,& $& +& 0& 6& .& 8& :&

III.

Mengenal 1an mema)ami bebera"a kkarakteriktik 1ari gerbang logika 1iantaran2a voltage transfer, noise margin, 1an propagation delay. Mengenal 1an mema)ami "arameter 1ari gerbang logika 2ait# operating point  2ang mere"reentaikan range logika 'IG' 1an LO3& Da"at memb#at rangkaian kombinaional e1er)ana mengg#nakan IC logika CMOS&

, b#a) "ro4e5t /oar1 Mo1#l 5at# 1a2a 1engan tegangan kel#aran 67 Kom"onen IC gerbang logika 80-- , b#a)9 80-$ , b#a)9 80-0 , b#a)9 1an 80-: $  b#a) , b#a) bla5k bo5 IC 2ang mer#"akan ala) at# 1ari IC gerbang logika 80,-9 80,,9 ata# 80$8 Oiloko" 1an Generator Sin2al Kabel *#m"er e5#k#"n2a , b#a) kabel /NC;/NC9 $ b#a) kabel /NC;Probe Kait%/NC;*e"it /#a2a% /NC; /anana $ b#a) kabel /anana;/anana%/anana;*e"it /#a2a mera) 1an )itam

Teori Penunjang

KARAKTERISTIK 7OLTAGE TRANS (?7IN@& Itila) tatik 1ig#nakan 1iini karena kita ti1ak mem"er)it#ngkan (aktor akt# 2ang 1iantaran2a a1ala) akt# t#n1a "a1a gerbang logika& Gambar ,?a@ mem"erli)atkan tati5 =oltage tran(er 1ari gerbang in=erter 1engan tegangan 5at# 1a2a ebear 7CC>67&

Gambar ,! ?a@Karakteritik voltage transfer  1an ?b@operating points Dari karakteritik voltage transfer   kita bia men1a"atkan bebera"a )al9 2ang  "ertama a1ala) operating point . Operating point  mer#"akan nilai tegangan kel#aran 2ang 1i)ailkan ole) gerbang logika 2ang bia 1ii1enti(ikai ebagai kel#aran bernilai LO3 ata# bernilai 'IG'& Karena tegangan kel#aran bergant#ng "a1a tegangan ma#kan maka #nt#k men1a"atkan nilai 'IG' operating point  e5ara #t#) #nt#k kel#aran in=erter9 nilai LO3 operating point  )ar# men4a1i ma#kan in=erter 1an begit#"#la ebalikn2a e)ingga 1i"erl#kan kon(ig#rai #m"an balik ata# 2ang men2er#"ai&

Kem#1ian 2ang ke1#a a1ala) kita bia men1a"atkan nilai noise margin &  Noise/derau 1i1e(iniikan ebagai tegangan e(ekti( 1ari at# ata# lebi) ma#kan gerbang logika 2ang 1itamba)kan ata# 1ik#rangi ter)a1a" tegangan normal& Tegangan normal a1ala) tegangan titik o"erai 2ang tabil&  Noise margin 1i1e(iniikan ebagai 4#mla) 1ari tegangan 1era# e(ekti( 2ang bia 1itolerani ole) in"#t tan"a meng#ba) nilai kel#aran gerbang logika&

Gambar $! Noise margin karakteritik transfer voltage gerbang logika Unt#k men1a"atkan nilai noise margin9 kita memerl#kan 1#a nilai tegangan 2ang 1i1a"atkan 1ari gra(ik karakteritik tran(er 2ait# 1#a tegangan in"#t 2ang memiliki gra1ient > ‐, e"erti 2ang 1itan1ai "a1a gambar ,& Tegangan 2ang lebi) ren1a) 1ari ke1#a tegangan ini 1ieb#t 7 in"#t LO3 2ang 1it#likan 7IL1an 2ang lebi) tinggi 1ieb#t 7 in"#t 'IG' 2ang 1it#likan 7I'&Ke1#a tegangan ini mer#"akan tegangan "erkiraan 2ang 1iangga" ebagai tegangan  bata 2ang mai) 1ikenali ebagai 4eni ma#kan logika 'IG' ata# LO3& Dengan mengg#nakan tegangan ini beerta tegangan 7O' 1an 7OL kita bia  men1a"atkan  static voltage noise margin #nt#k gerbang logika& Unt#k LO3 noise margin 1ir#m#kan!  NML > 7IL ‐ 7OL e1angkan 'IG' noise margin 1ir#m#kan!  NM' > 7O' ‐ 7I' Dari em#a )al 1iata9 kita akan bia men2im"#lkan a"aka) 2ang 1ieb#t 1engan nilai logika LO3 1an logika 'IG' baik #nt#k ma#kan ma#"#n kel#aran& GATE DELAB Dalam "en4elaan berik#t akan 1iba)a 1#a "arameter gate 1ela2 2ang  "entingUnt#k men1e(iniikan "arameter ini9 kita akan mengg#nakan  inverter  ebagai 5onto)& Kita akan menga#mikan eb#a) "#la 1iberikan ke"a1a ma#kan inverter  7IN e"erti "a1a gambar 1iata& Re"on ter)a1a" "#la ini "a1a kel#aran inverter a1ala) 7OUT 2ang bia 1ili)at "#la "a1a gambar 1iata& D#a "arameter 2ang akan 1i4elakan tereb#t 1inamakan high to low propa  gation time?tP'L@ 1an low to high propagation time? tPL'@& Peng#k#ran ke1#a "aramet er ini 1ilak#kan "a1a "oii 6- tegangan makimal 1ari bent#k gelombang 7IN 1an 7OUT e"erti 2ang terli)at "a1a gambar +&

Gambar +! De(inii "arameter gate delay

Pa1a ka# rangkaian 1imana bent#k gelombang kel#aran ama 1engan gelo mbang ma#kan tPHL a1ala) akt# 2ang 1i#k#r 1ari le=el tegangan ini ketika falling input waveform )ingga falling output waveform9 e1angkan tPLH 1i#k#r 1ari le=el tegangan ini ketika rising input waveform )ingga rising output waveform& Per)atikan ba)a  subscript   "a1a "arameter ini men5erminkan ara) "er#ba)an tegangan 1ari in2al kel#aran& Sebagai tamba)an kita akan men1e(iniikan  "arameter ke1#a 2ait# worst case propagation delay  2ang 1ir#m#kan: tPD = maximum(tPHL,tPLH)&

Pat#t 1i"er)atikan ba)a tingkat 6- 2ang kita g#nakan 1iini b#kan e#a t# 2ang #m#m 1alam "eng#k#ran delay& Unt#k tPD(aerage)  kita akan mer#m#ka nn2a ebagai nilai rata rata dari t PHLdan tPLH 2ang 1ir#m#kan! ‐

tPD(aerage) = (t PHL!tPLH)/"&

I#.

Tuga$ Penda%uluan

,& Cari 1an ba5ala) 1ata)eet 1ari em#a IC 2ang 1ig#nakan "a1a "er5obaan ini ter#tama "oii kaki 1an karakteritikn2a&eb#tkan "erbe1aan 2ang men1aar 1ari IC rangkaian logika9antara 2ang berbai TTL 1an CMOS& $& Deign 1an ##nla) gerbang AND9 OR 9NAND9 1an NOR mengg#nakan tranitor PMOS  +& Unt#k rangkaian logika9 ering 1ib#at )#b#ngan lang#ng o#t"#t #at# gerbang 1engan in"#t gerbang lain ?(ee1ing%1ri=ing@&Seb#tkan 1an 4elakan bataan bataan 1alam )al melak#kan ini 0& Analii gambar berik#t ini

a& '#b#ngan in"#t;o#t"#tgra(ik 1iata menim#laikan rangkaian a"a /agaimana "e4elaan an1a  b& /era"a nilai t PL' 9t P'L 9rie time9 1an (all time T#n4#kan "a1a gambar 1iata "oii an1a men1a"atkan nilai tereb#t

*A3A/AN ! ,& Perbe1aan IC berbai TTL 1engan berbai CMOS& I& TTL (Integrated &ircuit Tran$i$tor Tran$i$tor Logic) • a& Mengg#nakan #mber tegangan 2ang relati( ren1a)9 2ait# antara 0986 7olt am"ai 69$6 7olt&  b& Kom"onen #tama IC TTL a1ala) bebera"a tranitor 2ang 1igab#ngkan e)ingga membent#k 1#a kea1aan ?ON%<<@& 5& Dengan mengen1alikan kon1ii ON%O<< tranitor "a1a IC 1igital9 1a"at 1ib#at berbagai (#ngi logika& A1a tiga (#ngi logika 1aar 2ait# AND9 OR 1an NOT& I& &' (I& &omplementar* 'etal xide emiconductor) a& IC 4eni ini berii rangkaian 2ang mer#"akan gab#ngan 1ari bebera"a kom"onen MOS
$& a& Deain gerbang logika mengg#nakan tranitor PMOS&

 b& Alaan gerbang NAND 1an NOR lebi) ban2ak 1ig#nakan 1alam rangkaian logika& /eri(at #ni=eral9 artin2a )an2a 1engan mengg#nakan 4eni gerbang NAND ata# •  NOR a4a 1a"at mengg#nakan (#ngi + gerbang 1aar 2ang lain ?AND9 OR9 1an  NOT@& /eri(at m#ltile=el9 artin2a 1engan mengim"lementaikan gerbang NAND ata# OR  • akan a1a ban2ak le=el ?tingkatan@ m#lai 1ari ii in"#t am"ai 1engan ke ii o#t"#t& Dari gerbang NAND ata# NOR 1a"at 1ibang#n rangkaian
+& /ataan (ee1ing%1ri=ing Dalam membang#n eb#a) rangkaian logika e"erti in"#t (orming logi59 )#b#ngan lang#ng o#t"#t #at# gerbang 1engan in"#t gerbang lain ti1ak a1a bataan 2ang  "ati& Artin2a bataan;bataan )al tereb#t kita en1iri 2ang menent#kan e#ai 1engan keb#t#)an ata# tate 1iagram 2ang tela) kita 1eain 0& Analia in"#t o#t"#t

a& '#b#ngan in"#t;o#t"#t "a1a gra(ik 1iata a1ala) rangkaian logika gerbang NOT& Karena 1a"at kita li)at 4ika 7in bernilai tinggi9 maka 7o#t bernilai ren1a)& Dan  4#ga kebalikann2a&

 b& ; tP'L > (alling in"#t a=e(orm  (alling o#t"#t a(e (orm > ?,0  ,,@ n > + n ; tPL' > riing in"#t a=e(orm  riing o#t"#t a(e (orm > ?,.  ,-@ n > . n ; ?,0;,-@ n > 0 n ; Rie time > ?$-;,0@ n > . n

#.

Pela+$anaan Percobaan

Percobaan  #oltage Tran$er &%aracteri$tic dan 0oi$e 'argin$ dari I& 12L324

,& /#at rangkaian 2ang e"erti 2ang a1a "a1a mo1#l $& Setting kel#aran generator in2al men4a1i in2al egitiga 1engan (rek#eni makimal , K'J 1an tegangan "#n5ak 679 g#nakan o((et DC 1engan menarik  kno" o((et kel#ar terlebi) 1a)#l# 1an mem#tarn2a e)ingga 1i)ailkan tegangan minim#m kel#aran a1ala) -7& G#nakan "ort OUTPUT ebagai kel#aran b#kan  "ort TTL%CMOS& Cek kel#aran in2al generator mengg#nakan oiloko" 1engan mo1e 5o#"ling DC ebel#m men2amb#ngkan 1engan in=erter karena 1a"at mer#ak IC& +& Lak#kan kalibrai "oii gro#n1 "a1a oiloko" e"erti 2ang tela) 1ia4arkan "a1a  "raktik#m rangkaian litrik& Setting le=el eniti(ita tegangan oiloko" men4a1i $7%1i= 1an g#nakan mo1e 5o#"ling DC 0& Samb#ngkan o#t"#t generator in2al ke in"#t gerbang logika& 6& Samb#ng kanal , oiloko" 1engan in"#t gerbang logika& .& Samb#ng kanal $ oiloko" 1engan o#t"#t gerbang logika& 8& Setting "oer #""l2 "a1a tegangan 67 1an amb#ngkan 1engan 7CC gerbang logika& :& Setting oiloko" 1engan mo1e ;B& Sebel#m melak#kan "engamatan at#r "oii in2al "a1a o1e ;B 1engan menekan tombol GND "a1a ke1#a kanal ma#kan )ingga terli)at , titik ke5il9 tem"atkan titik 2ang terli)at "a1a tenga) oiloko"%#mb# koor1inat& Setela) it# tekan tombol GND kembali #nt#k   "engamatan bent#k in2al& & Li)at kel#aran oiloko"9 a"aka) bent#kn2a miri" 1engan gambar re(ereni ata#ka) berbe1a& T#li )ailn2a 1an ker4akan "a1a b#k# 5atatan& Percobaan 5 'encari 0ilai 0'L dan 0'H4

,& $& +& 0&

6& .& 8& :&

/#at rangkaian e"erti "er5obaan ,A nam#n 1i be1a tem"at T#ker "oii "robe oiloko" kanal , 1an kanal $ e)ingga "oiin2a bert#kar  Sama e"erti "er5obaan ,A9 1a"atkan in2al kel#aran in=erter 1alam mo1e ;B Kem#1ian gambarkan "#la in2al tereb#t e5ara man#al "a1a bi1ang gambar  2ang ama "a1a langka) , e)ingga ke1#a gambar akan aling bert#m"#kan 1an membent#k e"erti gambar ,A Gambar 2ang 1it#n4#kan "a1a oiloko" erta )it#ngan nilai;nnilai ber1aarkan )ail "engamatan Nilai 1an "oii 7OL9 7O'9 7IL9 1an 7I' 1engan ketelitian , 1eimal Nilai NM' 1an NML 2ang 1i1a"atkan 1ari "er5obaan ber1aarkan r#m# 2ang #1a) 1i berikan 1an ban1ingkan 1engan 2ang tertera "a1a 1ata )eet& Catat )ail "er5obaaan9 a"a 2ang 1a"at 1iim"#lkan 1ari "er5obaan ini&

#I.

Ha$il Percobaan Per5obaan ,A “7oltage Tran(er C)ara5teriti5 1an Noie Margin 1ari IC 80LS-0”

In"#t

 7olt%1i= > 6m= % 1i= Time%1i= > -9$ m%1i=



O#t"#t

7olt%1i= > $ =olt%1i= Time%1i= > $ m%1i=



Per5obaan $A “Men5ari Nilai NML 1an NM'”



67""

 NML > 7IL  7OL  NM' > 7O' ;7I' 7IL > + F 6 > ,6 7OL > ,F 6 > 6  NML > ,6  6 > ,- =  NM' > $6  $- > 6 =

7I' > 0 F 6 > $7O' > 6 F 6 > $6

#II.

-nali$a Ha$il Percobaan

Pa1a keem"atan kali ini kami melak#akan "a1a "er5obaan ,A 2ang kami lak#kan "ertama kali a1ala) men5ari karakteritik =oltage tran(er 1ari IC 80LS-0 CMOS In=erter& Kem#1ian memb#at rangkaian e"erti gambar , 1engan 5ara menetting generator in2al men4a1i in2al egitiga 1engan (rek#eni makimal , K'J erta tegangan "#n5ak 67& Kem#1ian mengkalibrai "oii gro#n1 "a1a oiloko" 1an menetting le=el eniti=ita tegangan oiloko" men4a1i $7%1i= mengg#nakan mo1e 5o#"ling DC9 lal# men2amb#ngkan o#t"#t generator in2al ke in"#t gerbang logika& Setela) it# men2amb#ngkan kanal , 1engan in"#t 1an $ 1engan o#t"#t gerbang logika& Poer #""l2 1ietting ebear 67 "a1a 755 gerbang logika 1an oiloko" 1ietting 1engan mo1e ;B& O#t"#t 1ari rangkaian tereb#t "a1a kanal , berbent#k in2al gari;gari e1angkan "a1a kanal $ berbent#k in2al kotak9 e)ingga 1a"at 1iim"#lkan o#t"#tn2a miri" 1engan gambar re(ereni 1ikarenakan gerbang logika 2ang 1i"akai ama& Pa1a "er5obaan ,/ 2ang "ertama kali 1ilak#kan a1ala) men5ari karakteritik tati5 noie margin 1ari IC 80LS-0 CMOS In=erter& Aaln2a ettingan ama 1engan "er5obaan ,A& Setela) it# men#kar "oii "robe kanal , 1engan kanal $ e)ingga "oiin2a bert#kar 1ari "er5obaan ebel#mn2a& O#t"#t 1ari rangkaian tereb#t aling bert#m"#kan9 "a1a kanal , 1an $ terbent#k in2al kotak&Dikarenakan  "er5obaan mengg#nakan oiloko" analog9 e)ingga #lit #nt#k 1a"at menent#kan nilai 7OL9 7O'9 7IL9 7I'9 NM'9 erta NML e5ara lang#ng&*a1i 1a"at 1iim"#lkan  ba)a "a1a "er5obaan kali ini ti1ak memiliki 1ela2&

#III.

Ke$impulan

Pa1a "er5obaan kali ini 1a"at 1iim"#lkan ba)a Static voltage transfer  mer#"akan eb#a) "lot 1ari tegangan kel#aran gerbang logika 7OUT  1iban1ingkan 1engan tegangan ma#kan gerbang logika 7IN& Se5ara matemati9 kita bia men1ekri"ikan karakteritik voltage transfer  ebagai 7OUT > (?7IN@& Dikarenakan tegangan kel#aran bergant#ng "a1a tegangan ma#kan maka #nt#k  men1a"atkan nilai 'IG' operating point e5ara #t#) #nt#k kel#aran inverter 9 nilai LO3 operating point )ar# men4a1i ma#kan inverter   1an begit# "#la ebalikn2a e)ingga 1i"erl#kan kon(ig#rai #m"an balik ata# 2ang men2er#"ai&  Noise margin 1i1e(iniikan ebagai 4#mla) 1ari tegangan 1era# e(ekti( 2ang bia 1itolerani ole) in"#t tan"a meng#ba) nilai kel#aran gerbang logika&

I6.

Datar Pu$ta+a S#)eri9 A& $-,0& /#k# Pet#n4#k Praktik#m Peran5angan Sitem Digital& Direktorat

Program Di"loma Intit#t Pertanian /ogor& /ogor& •

  http://internet.artikel2.com/cpu.htm