LAPORAN PRAKTIKUM MODUL 4. SEVEN SEGMENT DECODER Desi Musriani (4211301002), Dedy Prayetno (4211301006)
MK4604-Sistem Embeded Program Studi Mekatronika Politeknik Negeri Batam
1. PENDAHULUAN Pada praktikum ini menggunakan 7segment-decoder pada board DE-1 SoC. Percobaan ini dilakukan perancangan hardware yakni mempraktekkan desain rangkaian Mux 3-to-1 dan Decoder 7 segment menggunakan VHDL dengan metode behavioral untuk memunculkan karakter pada 7 segment decoder yang dibuat menggunakan Altera Quartus II dan diimplementasikan pada chip FPGA yakni board DE1 SoC.
bagaimana sebuah bagian rancangan dideskripsikan di VHDL dalam hubungannya dengan model VHDL lain dan juga memberikan nama untuk model tersebut. Di dalam entityjuga diperbolehkan untuk mendefinisikan beberapa parameter yang mengambil model menggunakan hierarki. [2]
2. STUDI PUSTAKA VHDL adalah kependekan dari Very High Speed Integrated Circuit Hardware Description Language, yaitu bahasa pemrograman yang digunakan untuk mendeskripsikan logic circuit yang dikehendaki. Secara umum struktur dari pemrograman VHDL terdiri atas dua bagian yaitu bagian entity dan entity dan bagian architecture. architecture.[1]
Bagian architecture menjelaskan atau mewakili fungsi sesungguhnya dari circuit atau rangkaian. Contoh :
Bagian entity entity menjelaskan spesifikasi pin-pin eksternal yang digunakan dari circuit atau rancangan yang akan dibuat. Entity memberikan arti tentang
8-bit Comparator
Ada tiga cara untuk mendiskripsikan Circuit dalam VHDL:
1. Behavioural Didesain berdasarkan Algorithma 2. Dataflow (RTL) Didesain berdasarkan alur register data 3. Structural Didesain berdasarkan perkomponen dan merangkai komponen tersebut. Contoh Deskripsi behavioural
Tipe data yang ada pemrograman VHDL yaitu :
Contoh Deskripsi DataFlow
Contoh Deskripsi Structural
dalam
Pengenalan FPGA Field Programmable Gate Array (FPGA) merupakan sebuah IC digital yang sering digunakan untuk mengimplementasikan rangkaian digital. Bila dilihat dari segi namanya, Field Programmable dapat diartikan bahwa FPGA ini bersifat dapat dirancang sesuai dengan keinginan dan kebutuhan user atau pemakai tanpa melalui tahap “burn” di laboratorium atau di “hardware” oleh pabrik piranti. Sedangkan Gate Array artinya bahwa FPGA ini terdiri atas gerbang-gerbang digital dimana interkoneksi masing-
masing gerbang tersebut dapat dikonfigurasikan antara satu sama lainnya. FPGA merupakan sebuah IC digital yang bersifat programmable. Pemakai dapat memakai IC digital ini secara berulang-ulang untuk menyesuaikan program apa yang akan didownload ke dalam FPGA ini. Program tersebut nantinya akan dibuat oleh pemakai menggunakan software yang ada untuk kemudian disimulasikan. Setelah simulasi berjalan lancar dan berhasil, program tersebut siap untuk didownload ke dalam FPGA, begitu mudah, efisien dan sederhana. Ketika program tersebut gagal untuk disimulasikan, pemakai hanya perlu menyusun ulang program dalam komputer sesuai yang dibutuhkan dan ketika siap, download lagi program tersebut ke FPGA, begitu seterusnya. Selain itu, FPGA ini bersifat volatile, yang artinya ketika sumber daya yang mensuplainya dicabut maka secara otomatis FPGA akan kehilangan fungsinya. Jadi FPGA ini tidak mampu menyimpan program ketika supply tenaganya dicabut. User atau pemakai harus mendownload ulang program ke dalam FPGA lagi untuk implementasi program tersebut. [3] Penggunaan board DE1-SoC Board DE1-SoC telah dikoneksikan pada board PCB dengan beberapa switch (SW) dan lampu (LEDR). Pada project Quartus II, penggunaan SW9-0 dan LEDR9-0 pada dengan mengakses pin yang tepat dan dapat dilihat pada DE1-SoC User Manual. Pada tipe board yang berbeda, nomor PIN di FPGA dan peripheral yang tersedia akan berbeda. Misalnya, pada manual dispesifikasikan bahwa SW0
dikoneksikan ke FPGA melalui pin AB12 dan LEDR0 dikoneksikan ke pin V16. [5] Tabel 1. Assignment PIN untuk switch geser pada DE1 SoC
Tabel 2. Assignment PIN untuk LED pada DE1 SoC
Seven Segment Display Seven Segment Display dalam bahasa Indonesia disebut dengan Layar Tujuh Segmen adalah komponen Elektronika yang dapat menampilkan angka desimal melalui kombinasikombinasi segmennya. Seven Segment Display memiliki 7 segmen dimana setiap segmen dikendalikan secara ON dan OFF untuk menampilkan angka yang diinginkan. Angka-angka dari 0 sampai 9 dapat ditampilkan dengan menggunakan beberapa kombinasi Segmen. Selain 0 – 9, Seven Segment Display juga dapat menampilkan Huruf Hexadecimal dari A sampai F. Segmen atau elemen-elemen pada Seven Segment Display diatur menjadi bentuk angka “8” yang agak miring ke kanan
dengan tujuan untuk mempermudah pembacaannya. Pada beberapa jenis Seven Segment Display, terdapat juga penambahan “titik” yang menunjukan angka koma decimal. Terdapat beberapa jenis Seven Segment Display, diantaranya adalah Incandescent bulbs, Fluorescent lamps (FL), Liquid Crystal Display (LCD) dan Light Emitting Diode (LED). [4] Prinsip Kerja Dasar Driver System pada L ED 7 Segmen
terdiri atas beberapa input data, satu atau lebih input selector, dan sebuah output rangkaian. Multiplexer berfungsi untuk melewatkan sinyal dari salah satu input data ke output berdasarkan data dari selector.
Multiplekser dapat dideskripsikan dengan kode VHDL berikut ini: f <= (NOT (s) AND w0) OR (s AND w1);
Berikut ini adalah Blok Diagram Dasar untuk mengendalikan LED 7 Segmen: 3. METODOLOGI Pada praktikum ini menggunakaan simulasi di PC dengan software Quartuz Altera II v.13.1 dan ModelSim-Altera. Berikut adalah skematik pengerjaan:
Blok Dekoder pada diagram diatas mengubah sinyal Input yang diberikan menjadi 8 jalur yaitu “a” sampai “g” dan poin decimal untuk mengaktifkan segmen sehingga menghasilkan angka atau digit yang diinginkan. Contohnya, jika output dekoder adalah a, b, dan c, maka Segmen LED akan menyala menjadi angka “7”. Jika Sinyal Input adalah berbentuk Analog, maka diperlukan ADC (Analog to Digital Converter) untuk mengubah sinyal analog menjadi Digital sebelum masuk ke Input Dekoder. Jika Sinyal Input sudah merupakan Sinyal Digital, maka Dekoder akan menanganinya sendiri tanpa harus menggunakan ADC. Rangkaian digital dapat didesain dari gabungan beberapa gerbang logika untuk fungsi tertentu, contohnya multiplexer. Rangkaian multiplexer
Pembuatan Program structural Pada Quartus Altera II
Compile dan analyze hasil program
Implementasi pada board FPGA untuk pengujian fun sionalitas
4. HASIL DAN ANALISIS Percobaan A Pin Assignment:
Kode VHDL:
Hasil: C[0] 0 dan C[1] 0
C[0] 0 dan C[1] 1
C[0] 1 dan C[1] 1 Tidak ada yang hidup Penjelasan: Pada praktikum kali ini, digunakan 7 segment untuk mengeluarkan output dari boar FPGA. Pada percobaan A. menggunakan metode behavioral yang dimana digunakan selector untuk menentukan karakter apa yang akan ditampilkan pada 7 segment. sebelum memulai memasukkan program ke board. Lebih dahulu kita setting output 7 segment dan input boardnya. Kemudian kita upload programnya.
Program yang dibuat kali ini menggunakan metode behavioral, yang dimana menggunakan fungsi “case” yang dimana fungsi ini untuk menyeleksi aksi apa yang akan dilakukan selanjutnya. C[0] 1 dan C[1] 0
Percobaan B Pin Assignment:
Kode VHDL:
Hasil: C[0] 0 dan C[1] 0, sevena [0] 0 dan sevena [1] 1 Maka:
C[0] 0 dan C[1] 0, sevena [0] 1 dan sevena [1] 0 Maka:
C[0] 0 dan C[1] 0, sevena [0] 1 dan sevena [1] 1 Maka:
C[0] 1 dan C[1] 0, sevenb [0] 1 dan sevena [1] 0 Maka:
C[0] 1 dan C[1] 0, sevenb [0] 0 dan sevena [1] 1 Maka:
C[0] 1 dan C[1] 0, sevenb [0] 1 dan sevena [1] 1 Maka:
C[0] 0 dan C[1] 1, sevenc [0] 1 dan sevenc [1] 0 Maka:
Penjelasan: Pada percobaan kedua, kurang lebih hampir sama dengan percobaan pertama, yakni masih menggunakan selector.perbedaan nya ialah, selector digunakan untuk menentukan switch mana yang akan aktif.
Terdapat tiga buah pasang switch yang digunakan untuk menampilkan bermacam-macam karakter. Sehingga setiap kondisi akan menampilkan karakter yang berbeda-beda pula.
C[0] 0 dan C[1] 1, sevenc [0] 0 dan sevenc [1] 1 Maka:
Percobaan C Pin Assignment: C[0] 0 dan C[1] 1, sevenc [0] 1 dan sevenc [1] 1 Maka:
C[0] 1 dan C[1] 1 Maka:
Kode VHDL Mux 2 bit 3-to-1:
Hasil: C[0] 0 dan C[1] 0 dan SW[0] 0 dan SW[1] 0 Maka:
C[0] 0 dan C[1] 0 dan SW[0] 0 dan SW[1] 1 Maka:
Kode VHDL (top level) yang menghubungkan antara Multiplekser dan Decoder:
C[0] 0 dan C[1] 0 dan SW[0] 1 dan SW[1] 0 Maka:
C[0] 0 dan C[1] 1 dan SW[0] 0 dan SW[1] 0 Maka:
C[0] 0 dan C[1] 1 dan SW[0] 0 dan SW[1] 1 Maka:
Selain Kondisi outputnya akan Blank . “
C[0] 0 dan C[1] 1 dan SW[0] 1 dan SW[1] 0 Maka:
C[0] 1 dan C[1] 0 dan SW[0] 0 dan SW[1] 0 Maka:
C[0] 1 dan C[1] 0 dan SW[0] 0 dan SW[1] 1 Maka:
C[0] 0 dan C[1] 0 dan SW[0] 1 dan SW[1] 0 Maka:
diatas, maka menampilkan
”
Penjelasan: Pada percobaan kali ini, sama seperti dengan percobaan pertama dimana menggunakan selector. Dan prinsip kerjanya hampir sama dengan percobaan kedua yang dimana selector digunakan untuk menghidupkan / mengaktifkan switch mana yang akan menampilkan hasilnya di 7 segment.
Pada percobaan kali ini, menggunakan metode behavioral yang dimana rangkaian yang digunakan ialah multiplexer.
KESIMPULAN: Kesimpulan yang dapat diambil para praktikum kali ini ialah: - 7 segment merupakan komponen yang terdiri dari 7 pin led yang dimana disusun sedemikian rupa untuk membentuk suatu karakter. - Metode yang digunakan untuk menampilkan 7 segment ialah behavioral. - Pengaturan pin untuk 7 segment dan input board dilakukan sebelum mengupload program. - Rangkaian Multiplexer digunakan untuk menampilkan bermacammacam karakter.
DAFTAR PUSTAKA [1]taufiq.lecturer.pens.ac.id diakses pada tanggal 6 Maret 2016, jam 17:00 WIB [2]http://ndoware.com/mengenalvhdl.html diakses pada tanggal 6 Maret 2016, jam 17:20 WIB [3]http://ndoware.com/sekilas-tentangfpga.html diakses pada 12 Maret 2016, jam 11:00 WIB [4]http://teknikelektronika.com/pengert ian-seven-segment-display-layar-tujuhsegmen/ diakses pada 20 Maret 2016, jam 20:10 WIB [5] Nur Sakinah Asaad, Modul 3. Penggunaan FPGA, MK4604, Catatan Kuliah, 2016
