BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA FACULTAD DE CIENCIAS DE LA ELECTRÓNICA SISTEMAS DIGITALES SECUENCIALES
PRÁCTICA 3: CONTADOR
EQUIPO 3 MEDINA GONZÁLEZ ARNOLD MONTIEL AMADO EFRÉN ADELFO SANTIAGO SANTIAGO ADALBERTO
PRÁCTICA 3: CONTADOR
1
SISTEMAS DIGITALES SECUENCIALES
1. INTRODUCCION Máquina de estado
Una máquina de estado es un modelo abstracto para la manipulación de símbolos, nos permiten saber si una cadena pertenece a un lenguaje o nos pueden generar otro conjunto de símbolos como resultado. Las máquinas de estado se caracterizan por tener un Estado inicial, reciben una cadena de símbolos, cambian de estado por cada elemento leído o pueden permanecer en el mismo estado. También tienen un conjunto de Estados Finales o Aceptables que nos indican si una cadena pertenece al lenguaje al final de una lectura. Contadores
Un contador es una máquina de estados con cambio de estado que está perfectamente controlado y establecido. Existen 2 tipos de contadores según la manera en que actúa el reloj: Contador asíncrono, es decir, el reloj actúa sobre un único biestable (flip flop, registro D, etc.) y contador síncrono en donde el reloj actúa sobre todos los biestables al mismo tiempo.
2. OBJETIVOS 2.1
Objetivo general.
Diseñar un contador binario de 3 bits con pausa, reset, ascendente/ descendente y además que sea programable. 2.2
Objetivos particulares
-
Practicar todo lo que sabemos de máquinas de estado.
-
Saber diseñar e implementar una máquina estados.
-
Utilizar la FPGA para la programación en VHDL de la parte combinacional, es decir, las ecuaciones que se obtuvieron después de todo el análisis.
-
Saber la aplicación y utilidad de los contadores binarios.
PRÁCTICA 3: CONTADOR
2
SISTEMAS DIGITALES SECUENCIALES
3. PLANTEAMIENTO DEL PROBLEMA.
El objetivo de esta práctica es poder construir un circuito digital capaz de poder hacer operaciones lógicas (ALU) utilizando registros PIPO.
4.
Marco teórico
Dentro de la clasificación de las máquinas de estado existen varias máquinas de estado pero aquí sólo mostraremos dos las cuales hemos considerado las más importantes: La figura 1 muestra la estructura general de una máquina de estados síncrona temporizada. La memoria de estado es un conjunto de n flip-flops que almacenan el estado actual de, y tiene 2 estados distintos. Los flip-flops se encuentran todos conectados a una señal de reloj en común que ocasionan que cambien de estado en cada pulso de reloj o flanco. El estado siguiente de la máquina de estado está determinado por la lógica de estado siguiente, F como una función de entrada y estado actuales. La lógica de salida G determina la salida como una función de entrada y estado actuales. Tanto F como G son estrictamente circuitos lógicos combinacionales. n
Las máquinas de estado pueden emplear flip-flops D disparados por flanco positivo para su memoria de estado, y de igual manera estos flip-flops D pueden ser disparados por flanco negativo, latchs D o flip-flops J-K. Un circuito secuencial cuya salida depende tanto del estado como de la entrada se conoce como máquina de Mealy (Figura 1)
Figura 1 Máquina de Mealy o clase A
PRÁCTICA 3: CONTADOR
3
SISTEMAS DIGITALES SECUENCIALES
En algunos circuitos secuenciales la salida depende solamente del estado: Salida = G (estado actual) A este circuito se le conoce como máquina de Moore y su estructura se muestra en la figura siguiente
Figura 2 Máquina de Moore o clase B
5.- Material Utilizado.
2 flip Flops Tipo D. 1 registro Pipo. 1 integrado n555. FPGA. Jumpers. Cable. Protoboard.
PRÁCTICA 3: CONTADOR
4
SISTEMAS DIGITALES SECUENCIALES
6. Desarrollo de la práctica Diagrama de estados A= 1 Ascendente = 0 Descendente
R= 1 Manda 0 = 0 Depende de 1
I= 1 Inicio = 0 pausa
IR
I+R RIA
000
IR RIA
001
010
IAR
IAR R
RIA
IAR
R
RIA
IAR R
IR
R
111
IR
011 R R
IAR
IAR
RIA
R
RIA
IAR
IAR 101
110 PRÁCTICA 3: CONTADOR
RIA
100 RIA
5
SISTEMAS DIGITALES SECUENCIALES
TABLA DE ESTADOS ESTADOS Q2 Q1 Q0
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
00
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
01
0 1 0 1 0 1 0 1
1 0 0 0 0 1 1 1
10
1 0 0 1 1 0 0 1
1 0 1 0 1 0 1 0
0 0 0 0 1 1 1 1
11
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 1 0
0 1 1 0 0 1 1 0
1 0 1 0 1 0 1 0
ECUACIONES.
PRÁCTICA 3: CONTADOR
6
SISTEMAS DIGITALES SECUENCIALES
PRÁCTICA 3: CONTADOR
7
SISTEMAS DIGITALES SECUENCIALES
Diagrama esquemático
PRÁCTICA 3: CONTADOR
8
SISTEMAS DIGITALES SECUENCIALES
7.- Conclusiones. Al terminar esta práctica hicimos uso de flip-flops, registros tipo D, con estos pudimos hacer lo siguiente el registro almacena información y compara con la información de los flip-flops cuando son iguales manda una señal así modificando el reloj del registro para que este se pause.
