AM286
Este procesador es una copia del Intel 80286, creado con permiso de Intel. -Poseen una arquitectura interna de 16 bits -Pueden trabajar con operandos de 8 y 16 bits -Una capacidad de direccionamiento de 20 bits !asta 1"b# $ienen una capacidad de direccionamiento en puertos de entrada y salida de !asta 6%& 6''(6 puertos#
AM386
)ue )ue crea creado do en 1**1 1**1,, pose posee e cara caract cter er+s +sti tica cas s seme semeja jant ntes es al Inte Intell 80(8 80(86 6 y compatibilidad con este ltimo. -$iene una elocidad de !asta %0 "/
AMD Am486
)ue un microprocesador microprocesador de computadora compatible con el Intel 80%86 producido por " en los aos 1**0 -)uncionaban a %0 "/ cuando los de la competencia iban a (( "/ -203 de mejora en el desempeo -uplic4 la elocidad elocidad del reloj, y adem5s corr+an corr+an a (.( oltios en e/ de los ' de los procesadores de Intel
AMD Am5x86
Es un proce procesa sado dorr est5 est5nda ndarr con un multi multipli plicad cador or inter interno no a %7 permi permiti tindo ndole le 9unc 9uncio iona narr a 1(( 1(( "/ "/ en sist sistem emas as para para proc proces esad ador ores es %86 %86 :2 :2 o :% :% sin sin multiplicador. -$en -$en+a +a una memoria cac! ;1 de tipo l?unos l?unos modelos salieron salieron a 1'0 "/ producidos producidos por "
-;a combinaci4n de una mejor 9recuencia de reloj y de la memoria cac! de tipo
Es un microprocesador tipo 786 )ue el primer procesador propio que desarroll4 " El A' es internamente un procesador BICD con una Unidad 786- decodi9icadora que trans9orma todos los comandos 786 de la aplicaci4n en comandos BICD. - Coc&et ' y Coc&et @ con '0, 60 y 66 "/, - oltaje Dore# (.'2 -Dac! de niel 1 8 F 16 A=C, datos F las instrucciones -)ec!a de aparici4n El @ de octubre de 1**6 -elocidad de $ransmisi4n *0 a 1(( "/
AMD K6
El A6 cuenta con una ?ama que a desde los 166 !asta los mas de '00 "!/ "odelos. A6 "odel 6# 8,8 millones de transistores en ('0 nmGbr H ;1-Dac!e (2 F (2 A= atos F Instrucciones =us 66 "/ )ec!a de lan/amiento 2 de abril de 1**@ oltaje 2,* 166H200# (,2H(,( 2(( elocidad de reloj 166, 200, 2(( "/
AMD64/K8
Ce a?re?4 las e7tensiones de 6% bits sobre el conjunto de instrucciones 786
AMD Opteron
;os c!ips Jpteron 6(00 tienen elocidades de reloj que an desde 1K8L!/ !asta (K'L!/ usando " $urbo Dore. Prese Present ntan an !asta !asta 16 ncle ncleos os,, ?esti4 ?esti4n n de potenc potencia ia "-P "-P para para permi permitir tir a los ?estores de I$ mejor control de sus per9iles de centros de datos de potencia, $ecnolo?+a de irtuali/aci4n " "-#, !asta % canales de memoria con !asta 1866 "!/ de 9recuencia de memoria. Coportan !asta 12 I""s por DPU para conse?uir !asta (8%L= de memoria por procesador y !asta %716 enlaces de tecnolo?+a yper$ransport $(# a !asta 6K%L$Hs de elocidad por enlace .
AMD Series A
;a PU " Cerie combina la DPU y la LPU en un nico c!ip e9iciente con la ener?+a para conse?uir un incre+ble rendimiento y un bajo consumo ener?tico.
1. Más núcleos, más eloci!"! # más "lor
;a nuea ?eneraci4n de PUs serie proee mayor per9ormance y nueas capacidades sobre la ?eneraci4n anterior
"5s de @00 L);JPC de per9ormance de c4mputo y !asta %.2 L/ de 9recuencia m57ima ?racias a $urbo Dore (.0
$otalmente desbloqueada para oercloc& e7tremo de !asta 6.' L!/ en DPU y mas de 1 L!/ en LPU.
2. Me$or i!eo # $%e&os con AMD '"!eon (r"p)ics
;os nueos procesadores PU e7tienden el !istorial de lidera/?o en jue?os de ", incrementan incrementando do el rendimiento rendimiento y a?re?an a?re?ando do nueas nueas caracter+sticas caracter+sticas
rquitectura rquite ctura ?r59ica ?r59ica irect: irect: 11 11 de de alta per9ormanc per9ormance e
" Badeon Badeon ual ual Lrap!ics Lrap!ics permite permite un incremento incremento de de !asta un @'3 cuando se a?re?a una tarjeta ?r59ica adicional al PU 6. Don la tecnolo?+a " $urbo Dore (.0, los nueos PU serie permiten que el DPU y LPU incrementen 9recuencia autom5ticamente.
continuaci4n continuaci4n se muestra una tabla con m5s detalles de las series de este procesador
AMD *+ Basados en bulldozer: •
•
•
•
•
•
• •
$odos dos los modelo modelos s tienen tienen 8 ncle ncleos os l4?ic l4?icos os con con prod producc ucci4 i4n n de matri/ matri/ simple JBJDI, en /4calo "(F de *(8 contactos. $odos dos los los proc proces esad ador ores es " ): est5 est5n n desb desblo loqu quea eado dos s y perm permit iten en Moercloc&in?M. ay dos unidades de enteros que son istos como ncleos l4?icos por el CJ# en cada ncleo =ulldo/er. ay % ncleos =ulldo/er en la serie ):-8, ( en la serie ):-6, y 2 en la serie ):-%. $odos los modelos soportan "":F#, CCE1 - 2 - ( - (s - %.1 - %.2 - %a, N: bit, "6%, "-, "-, IJ""U,1 EC, D;"U;, :, :JP, )"%, D$16, $urbo Dore 2.0, =" danced =it "anipulation#, Po
Basados en Piledriver
Piledrier microarquitectura#
" Jntario Jntario •
•
•
$odos los modelos soportan : SSE, SSE2, SSE3, SSSE3, SSE4a, NX bit, AMD64, PowerNow!, AMD" AMD" Coporte de memor+a DD#3 SD#AM, DD#3$ SD#AM %&n 'anal, (asta )*66 M+z" Coporte LPU S(aders &ni-i'ados %erte. s(ader/0eo1etr s(ader/Pi.el s(ader: &nidad de 1aeo de te.tura: &nidad de salida de render
AMD "c"te •
•
•
$odos odos los modelos soportan soportan SSE, SSE2, SSE3, SSSE3, SSE4a, NX bit, AMD64, PowerNow!, AMD" AMD" Copor Coporte te de memor memor+a +a DD#3 SD#AM, DD#3$ SD#AM %&n 'anal, (asta )*66 M+z" Copor Coporte te LPU LPU S(aders &ni-i'ados %erte. s(ader/0eo1etr s(ader/Pi.el s(ader: &nidad de 1aeo de te.tura: &nidad de salida de render
Bibliora-ias (tts://es"wi5iedia"or/wi5i/AMDA''eleratedPro'essin&nit (tts://es"wi5iedia"or/wi5i/Ad7an'edMi'roDe7i'es (tt://www"tarina"net/ost/in-o/2663894/+istoriadelosro'esadoresa1d intel"(t1l (tt://es"slides(are"net/daanna3*62;/e7olu'iondelosro'esadoresa1d (tt://blo"uiate'no"'o1/inde."(/ro'esadores/)4nue7aenera'ion ro'esadoresa1dauseriea (tts://es"wi5iedia"or/wi5i/Ane.o:Pro'esadoresAMD
(tt://www"tarina"net/osts/noti'ias/);89*4)/AMDestrenaelnue7oro'esador de)6nu'leos"(t1l
(tt://www"te'noa1in"'o1/(ardware/2*)2/))/a1d-.83;*7is(era/
