Sistema de Alimentacion y Respaldo Características y principio de funcionamiento funcionamiento del Detector de fallo de alimentación
Como su nombre lo indica esta esta sección del circuito se encarga de detectar oportunamente un fallo en la alimentacion alimentacion principal de tal manera que se se pueda registrar registrar la fecha y hora en que ocurrió así como también conmutar al sistema de respaldo sin que la alarma sísmica sufra apagones. El diagrama a bloques bloques del sistema se muestra muestra en la figura 1.
Figura 1. Diagrama a bloques del detector de fallo de alimentación
Como se aprecia en la figura 1, un puente de diodos rectifica la corriente corriente alterna de 1!" de la red y aplica ese #olta$e, a tra#és de la resistencia %1, al &ED de un opto acoplador. 'ientras el #olta$e de línea es diferente de cero, el &ED hace conducir al fototransistor. Cuando el #olta$e de línea #ale cero, el &ED est( apagado y el fototransistor se pone en corte por lo cual el #olta$e de su colector es "cc. El resultado es una serie de pulsos positi#os, presentes en el colector del opto, que coinciden con el cruce por cero del #olta$e #o lta$e de alimentacion. &os pulsos pulsos de salida del opto acoplador, acoplador, que no son perfectamen perfectamente te cuadrados, cuadrados, por eso se schmitt) tt)tri trigge ggerr para para ser aplica aplicados dos a un monoes monoestab table le acon acondi dici cion onan an usan usando do un circ circui uito to schmi redisparable. * diferencia de un monoestable no redisparable, redisparable, que después de recibir un pulso pulso de disparo retorna su salida a su estado inicial, un monoestable redisparable permite reiniciar el pulso
de salida con un nue#o disparo. disparo. &a figura ilustra la forma de funcionar de este tipo de circuitos. circuitos. Con un solo disparo en su entrada TRIG el TRIG el monoestable proporciona un solo pulso de salida como se obser#a en la parte superior de la figura . +in embargo si los pulsos son repetidos parte inferiory se aplican antes de terminar el pulso de salida se obtiene una seal de salida a ni#el alto mientas duren dichos pulsos.
Figura . Funcionamiento de un monoestable redisparable
/sando el principio e0puesto en el p(rrafo anterior, el diseo propuesto detecta el fallo de alimentacio alimentacion. n. 'ientras recibe recibe los pulsos del detector de cruce por cero, proporciona proporciona una seal seal de salida salida de un ni#el ni#el lógico lógico alto, lo cual le indica indica al microc microcont ontrol rolador ador que la alimentación principal esta funcionando. +i el #olta$e de la red se llegara a interrumpir, los pulsos de cruce por cero de$arían de generarse y la salida del detector en el colector de cambia cambiaria ria a un ni#el ni#el lógico lógico ba$o inmed inmediat iatame amente nte para para
para para indicar indicarlo. lo. El fallo fallo de la
alimentación puede detectarse por medio de una interrupción por flanco de ba$a y también se indica mediante un &ED controlado por 1 que se apaga cuando esto ocurre. Diseño e implementación del Detector de fallo de alimentación Polarización de optoacoplador
&a figura 2 muestra muestra la implementación implementación del detector de cruce por cero y el circuito circuito schmitt) trigger. trigger. El puente de diodos BR1 rectifica BR1 rectifica el #olta$e de 1!"C* de la red eléctrica y polari3a, a tra#és tra#és de la resist resistenc encia ia R1el R1el led del optoacoplador 4C516. Este circuito integrado cumple dos funciones funciones,, por un lado aísla el circuito circuito digital digital del #olta$e #olta$e de alimentac alimentación ión y por otro genera un pulso positi#o positi#o cada #e3 que dicha tensión de corriente alterna cru3a por por cero. &a resistencia resistencia de polari3ació polari3ación n del diodo &ED y la resistencia resistencia de colector colector se calculan teniendo teniendo presente los #alores absolutos absolutos m(0imos de corriente y #olta$e #olta$e y usando las gr(fica C7% así como la
gr(fica
I C V CE . &a tabla con los #alores m(0imos absolutos para este dispositi#o se muestra −
en la figura 8 y las gr(ficas C7% y
I C V CE en la figura 9. −
Figura 2. Detector de cruce por cero y schmitt)trigger.
+eg:n la tabla de la figura 8, el &ED del 4C516 soporta una corriente m(0ima I F
de
9!m*. +in embargo utili3ar el dispositi#o con ni#eles tan le#ados de corriente lo daara. *dem(s, la grafica I C V CE de$a claro que conforme aumenta la corriente colector el rango de −
#olta$es
V CE
se hace m(s pequeo, siendo
I C =5 mA la que proporciona el rango m(s
amplio. &a gr(fica que muestra el C7% Current 7ransfer %atio- de$a #er que si el transistor
se alimenta con 9" y la corriente I F del &ED es de 9m* se alcan3a una relación de 1!; entre I F y I C . &o anterior significa que por cada mili ampere que circule por el diodo circularan 1.m* por el colector del transistor.
Figura 4. 7abla de #alores m(0imos absolutos y características del 4C516.
Figura 9.
I C V CE del 4C516. −
Con los datos anteriores se propone que la corriente de polari3ación del diodo I f de9m*, considerando que el diodo tiene una caída de #olta$e
V f
1.2 V
=
sea
cuando esta
polari3ado en directa y que el #olta$e rectificado tiene una amplitud m(0ima
V REC = √ 2 ( 120 V ) se calcula la resistencia %1 de polari3ación del siguiente modo=
R1=
R1=
V REC −V f I f 170 V −1.2 V 5 mA
R1=33 k Ω &a resistencia de colector se calcula conspirando que el C7% del optoacoplador es de = 5 mA = 1.2 I f cuando 1!; de tal forma que cuando I f la corriente de colector es I c
est( saturado. &a resistencia de colector % se calcula como=
R2=
R2=
R2=
V cc−V CEsat I C 5 V − 0.2 V 1.2 ( 5 mA )
4.8 V 6 mA
R2=800 Ω→ 1 k Ω
&a figura > presenta la simulación de esta etapa del circuito. 4ueden obser#arse las gr(ficas del #olta$e rectificado del schmitt)trigger
V ca , los pulsos en cada cruce por cero
V opto y la seal de salida
Trigger . Como puede #erse, los pulsos de salida en el colector del 4C516
no son perfectamente cuadrados por lo que no son adecuados para usarse en un circuito digital. Es necesario entonces, conformar esta seal mediante un schmitt)trigger.
Figura >. +imulación de del detector de cruce por cero y el circuito schmitt)trigger. Diseño del scmitt!trigger /tili3ar un circuito integrado por e$emplo el 6818 de tecnología 77&- para acondicionar el #olta$e de salida del optoacoplador es e0cesi#o e implica un desperdicio de espacio y recursos. 4or esta ra3ón el circuito schmitt)trigger esta implementado con transistores, 1 y ? y las resistencias %2)%6. El schmitt)trigger funciona así, cuando el #olta$e de entrada en cercano a cero es cercano a cero, el transistor 1 esta pagado el #olta$e en a base de est( dado por la ecuación=
V B 2=
R 6 V R 3 + R 5 + R 6 CC
El circuito se disea de tal forma que se sature cuando 1 est( apagado. En este caso el #olta$e de salida
V trigger=
V trigger del schmitt)trigger es= R 7 V R 4 + R 7 CC
Cuando el #olta$e de entrada comien3a a aumentar hasta que se alcan3a !.>" por encima del #olta$e de emisor de 1, el transistor comen3ara a acti#arse y conducir corriente por su colector. 'ientras esto pasa la corriente de base de se estrangula r(pidamente porque efecto de la retroalimentación
positi#a. *l aumentar la corriente de colector también
I C 1 aumenta el #olta$e de emisor
V E 1
y
V E 2 .poco a poco por lo que su tensión de emisor comien3a a caer. El efecto es que la
diferencia de potencial entre la base y el emisor de ,
V BE 2 , se hace m(s pequea hasta que el
transistor finalmente corta. 4or :ltimo, cuando el #olta$e de entrada se apro0ima a cero 1 empe3ar( a apagarse por que el #olta$e de base de$a de ser suficiente para mantenerlo encendido. Esto permite a empe3ar conducir y sumar a la corriente que ya circula por %8 su propia corriente, mientras esto pasa e #olta$e
base)emisor disminuye r(pidamente hasta que de$a de ser suficiente para mantener al
transistor en saturación. 4ara disear esta etapa del circuito se procede del siguiente modo=
V trigger el cual es igual a
1. +e decide el #olta$e de salida del schmitt)trigger
V E 2 por que
V CE =0 - y la corriente de colector
saturado. En este caso se desea que
V trigger V E 2 =
I C 2 cuando est(
500 mV
=
e
I C 2= 5 mA .
+e tiene entonces=
R4 = R4 =
V E 2 I C 2 500 mV 5 mA
100 Ω
=
. El c(lculo de la resistencia de colector de ,
R7 , se reali3a considerando que, cuando
est( saturado %8 y %6 forman un di#isor de tensión. 7eniendo esto presente se procede del siguiente modo=
V trigger=
R 4 V R 4 + R 7 cc
@aciendo operaciones algebraicas con la ecuación anterior se llega a=
R7
=
1− k
k
R4
Donde
k =
V trigger V cc
.
+ustituyendo se tiene=
R7
=
1− k
k
R4
R7= 9 R 4 R7= 9 ( 100 Ω ) R7= 900 Ω→ 1 k Ω 2. * continuación se disea el di#isor de #olta$e que fi$a el #olta$e de base de . +e sabe que el #olta$e de emisor de es 9!!m", entonces=
V E 2=500 mV V B 2= V E 2 + V BE V B 2= 500 mV + 0.7 V V B 2= 1.2 V /sando la fórmula del di#isor de #olta$e y considerando a %2 y %9 como una sola resistencia se calcula
R6=
1− k
k
R EQ =
R EQ
R6=3.2 R EQ +i R6=10 k Ω entonces
R EQ=32 k Ω .
8. *hora se calcula la resistencia de colector de 1, %. En el diseo de este circuito se debe tener la precaución de que la corriente e de colector de es mayor que la corriente de
colector de 1 para e#itar oscilaciones. *sí, se propone
I C 1= 3 mA , Con este par(metro
presente se tiene lo siguiente=
I C 1= R3= R3=
V CC R3 + R 4
V CC I C 1
R 4
−
5 V 3 mA
−
100 Ω
R3=1.5 k Ω Como R EQ= R3 + R 4 =32 k Ω , %8 se calcula despe$ando de la siguiente manera=
R4 = R EQ− R3 R4 =32 k Ω−1.5 k Ω R4 =30. k Ω→ 27 kΩ
&a resistencia de base de 1 se escoge suficientemente grande como para que el schmitt) trigger no represente una carga significati#a para el optoacoplador. En la pr(ctica, la resistencia de emisor %8 se hi3o igual a 86A para que los #olta$es de salida del opto fueran m(s cercanos a los umbrales para las seales lógicas de la familia 77&. /sando este #alor de resistencia se asegura que el ni#el lógico ba$o sea menor a !.5", el umbral por deba$o del cual reconocen los circuitos lógicos un cero. "ulti#i$rador monoesta$le
El circuito integrado que hace a función de multi#ibrador monoestable redisparable es el 681, su tabla de #erdad y distribución de pines se muestran en la figura 6. En este integrado, la duración del pulso de salida se programa mediante la selección de una resistencia y un capacitor e0ternos. &a duración del pulso de salida se puede e0tender mediante aplicar un pulso a una de las 8 entradas del 681, las entradas *1 y * se disparan con un flanco de ba$ada, mientras que B1 y B con flanco de subida. &a tabla de la figura 6 muestra esta función y la figura 5 ilustra cómo se redispara y se
resetea el monoestable. El redisparo del monoestable ya fue e0plicado anteriormente. En el caso del pin C&E*%, un pulso negati#o, pro#oca que la salida , pase a ni#el ba$o aunque la duración programada para el pulso de salida no se haya cumplido.
Figura 6. Distribución de pines y tabla de operación del 681
Figura 5. Diagrama de tiempos del 681. Dada la naturale3a de la seal de salida de detector de cruce por cero, el 681 se utili3a aplicando el pulso de redisparo en la entrada B1. El esquema de las cone0iones se muestra en la figura . Como se recomienda en la tabla de operación de la figura 6 las entradas *1 y * deben estar a ni#el ba$o y la entrada B, $unto con el pin C&E*% a ni#el alto.
Figura . 'onoestable redisparable del detector de cruce por cero.
El c(lculo de la resistencia y el capacito e0terno se reali3a usando la formula proporcionada por el fabricante=
T =k C ext Rext . &a fórmula anterior solo se cumple si el #alor del capacitor e0terno
C ext es mayor a 1!!!pF y el #olta$e aplicado a la red constante k
C ext Rext es 9". El #alor de la
se obtiene de la tabla que aparece en la figura 1!. De esa tabla se #e que si
C ext =1 μF ,
k
0.3
=
. con este #alor se procede a calcular el #alor de
pulso de salida de 1!ms C ext y
Rext para obtener un
Rext hacen referencia a C y %5 del circuito de la figura ,
respecti#amente-.
T =k C 2 R8 Rext = Rext =
T k C ext 10 ms 0.3 ( 1 μF )
Rext = 33.33 k Ω → 33 k Ω &a figura 11 presenta la gr(fica de la simulación del detector de fallo de alimentación completo. &a seal Trigger corresponde a la salida del detector de cruce por cero, específicamente a los pulsos que se obtienen del schmitt)trigger. +e puede #er qe est(n sincroni3ados con cruce por cero del #olta$e de corriente alterna de la red. 'ientras se aplica este #olta$e se obtienen pulsos positi#os que se aplican a la entrada B1 del schmitt)trigger, como estos pulsos tienen su flanco de subida cada
5.22ms apro0imadamente, el periodo de la seal rectificada en onda completa, se redispara al circuito monoestable antes de que finalice el periodo T programado mediante
C ext
y
Rext
que es de 1!ms. El resultado es una salida a ni#el alto en Q mientras se aplican estos pulsos. Este pulso positi#o permanente mantiene saturado a transistor 8 el cual controla un &ED para indicar la presencia de la alimentacion principal. &a salida *Q, controla al transistor 2, de su colector se toma la seal /7'C que se aplica al microcontrolador para monitorear la presencia de energía eléctrica. Cuando la alimentacion principal fala el &ED se paga y la seal /7'C pasa a ni#el lógico ba$o para indicarlo. Como ya se mencionó la detección de un fallo en la alimentación principal se detecta por medio una interrupción por flanco de ba$ada.
Figura 1!.
Figura 11. +imulación del detector de cruce por cero co mpleto
Diseño de la fuente no regulada de tensión
&a fuente no regulada comprende el transformador, el rectificador y los capacitores de filtra$e para reducir el ri3o de la seal rectificada. &as necesidades de alimentacion de alarma se especifican en la tabla 1 y sir#en como base para el c(lculo de los componentes de esta etapa. Circuito
%olta&e
Corriente
Potencia
Digital
9"
9!m*
1.9G
*nalógico
1!"
1.9 *
19G
Cargador de Batería
19"
9!!m*
6.9G
.9*
2.69G
7otales
7abla 1. +ubcircuitos de *limentación
Como se aprecia en la tabla 1, la sección de alimentacion est( di#idida en 2 subcircuitos con diferente características cada uno. &a parte digital se alimenta con 9" y precisa una potencia de 1.9G, el subcircuito analógico alimenta la sirena, el estrobo y los rele#adores de la alarma? $untos estos componentes demandan 19G de potencia. Finalmente el cargador de la batería funciona a 19" y debe ser capa3 de proporcionar una corriente de 9!!m*. &as características de la fuente no regulada se enumeran a continuación= 1. . 2. 8.
%atificación en onda completa. "olta$e pico de salida= 15" mínimo-. Corriente de salida= .9*. "olta$e de ri3o "pp.
7omando en cuenta que el subcircuito que mayor demanda de #olta$e tiene es el cargador de batería con 19", se propone usar un transformador de
18 V RMS
la rectificación, se dispone de un #olta$e de carga m(0imo #olta$e mínimo
V RLmin
de
22 V p
a 2*. *sí, después de
V RLmax
de
24 V p
y un
, suficientes para efectuar la regulación lineal y
también suficiente corriente para alimentar el circuito, como se muestra en el siguiente calculo.
V S =18 V RMS V p= √ 2 V S V =25.45 V V RLmax =V −2 V ! V RLmax =25.45 V − 2 ( 1.4 V ) V RLmax =24 V V Rmin =V Rmax−V ri"o V Rmin =24 V −2 V V Rmin =22 V 4ara elegir un puente rectificador apropiado se aplica la siguiente fórmula que permiten determinar el #olta$e pico in#erso IV que debe ser capa3 de soportar este componente.
IV =V RLmax + 0.7 V IV
=
24.7 V
Con este dato y la corriente que demanda el sistema se propone usar un puente rectificador
El c(lculo del capacitor se hace aplicando la siguiente formula=
C =
I o#t fV ri"o
C
=
2.5 A
( 120 $" ) ( 2 V )
C =10,416 μF → 9400 μF &a figura 11 muestra el diagrama de la fuente no regulada la resistencia de 5.5A representa la carga que representa el circuito. &a figura 1 muestra la gr(fica de su simulación, puede #erse que el #olta$e de ri3o de salida 2." apro0imadamente- es ligeramente superior al propuesto porque se usó un capacitor de #alor inferior. 4ara calcular el fusible apropiado para este circuito se aplica la siguiente formula=
I =
Donde
V I es la corriente que circula por el primario y pasa por el fusible,
S es la potencia
que el transformador entrega en su de#anado secundario, 96G en este caso. 4ara el c(lculo del fusible se da por hecho que la potencia en el primario es idéntica a la del secundario aunque esto no es 1!!; cierto es #(lido para los c(lculos. 4or :ltimo
V es el #olta$e de corriente alterna
aplicado en el primario. +ustituyendo se tiene=
I =
57 % 120 V
I = 475 mA Con este dato se escoge un fusible que soporte una corriente !; mayor a la estimada lo cual da por resultado un fusible de 1* y 9!".
Figura 11. Fuente no regulada.
Figura 11. +imulación de a fuente no regulada.
Fuente regulada
&a siguiente etapa de la sección de alimentacion es la regulación. De la tabla 1 se obtienen las características del regulador que alimenta los circuitos digitales. +e requiere un regulador de 9" capa3 de proporcionar 9!m*. 4ara esta función se propone un regulador 65!9. Dicho regulador es capa3 de proporcionar hasta 1 * por lo que satisface las necesidades de este circuito. El circuito que alimenta la parte digital a partir de la fuente no regulada se presenta en la figura 1. &os capacitores C2)C8 me$oran la respuesta transitoria del regulador y reducen el #olta$e de ri3o.
Figura 1. Fuente de alimentacion de 9" para circuitos digitales.
Como se aprecia en la figura 12 la fuente para parte analógica de alarma es un poco m(s comple$a. Esta sección esta construida alrededor de un regulador integrado 65!. El #olta$e requerido en esta etapa es 1!", para alcan3arlos se reali3a un arreglo en el regulador usando dos resistencias. El funcionamiento es el siguiente, entre las terminales
V o
y GND e0iste un #olta$e constante de
", por lo que intercalar una resistencia entre estas terminales forma una fuente de corriente contante cuya magnitud est( dada por la siguiente ecuación= 9 V I A!& = R A!&
+i se conecta, en serie con este arreglo, una resistencia? la corriente
I A!& pro#ocara una caída
de #olta$e en ella que, al sumarse al #olta$e original del regulador incrementara su tensión de salida. *sí se obtienen 1!" de un regulador diseado para proporcionar ". 4ara el c(lculo de la resistencia se propone la corriente
I A!& =10 mA y se reali3an las siguientes operaciones=
R A!& =
R A!& =
9 V
I A!& 9 V 10 mA
R A!& =900 k Ω→ 1 kΩ R A!& = R 2=1 kΩ
I A!& =
R 3=
R 3=
9 V 1k Ω
=
9 mA
V R 3 I A!& 1 V 9 mA
=
111 Ω→ 120 Ω
Figura 12. Fuente de alimentacion de 1!" para circuitos analógicos.
El requerimiento de corriente para alimentar a los circuitos analógicos es superior a la corriente que puede proporcionar el regulador 65!. 4ara aumentar la corriente de salida y superar el 1H que puede entregar como m(0imo el regulador se utili3a en transistor de potencia e0terno con una resistencia de polari3ación %1. Cuando la corriente a tra#és del reglador supera cierta magnitud el transistor de paso 1 se enciende y se encarga de conducir toda a corriente que e0ceda de ese ni#el. +i se desea que el 65! condu3ca 9!!m* como m(0imo la resistencia entre base y emisor se calcula como=
R 1=
R 1=
V BE 500 mA 0.6 V 500 mA
R 1=1.2 Ω R 1
( 500 mA ) R 1 2
=
R 1 =( 500 mA ) 1.2 Ω 2
R 1 =0.3 % R 1
=
1.2 Ω' 1 %
&a fuente de 1!" también
incluye proteccion contra un cortocircuito que limita la corriente
m(0ima de salida. Esta proteccion est( formada por , %6 y %5. %6 y %5 funcionan como una resistencia que sensa la corriente que circula por el colector de 1, cuando e0cede cierto límite el transistor se enciende y le quita corriente de base a 1. Como consecuencia la corriente de colector de 1 disminuye hasta un ni#el seguro. 4ara calcular el #alor de esta resistencia se establécela corriente m(0ima que puede circular por el transistor e0terno, e este caso se propone que sea de 1*, luego se procede del siguiente modo=
RS=
V BE 1 A
0.6 V
RS=
RS
=
1 A 0.6 Ω
RS= 1.2 Ω ∥ 1.2 Ω R 1
( 1 A ) R 1 2
=
2
R 1 =( 1 A ) 0.6 Ω R 1 =0.6 % R 7
=
1.2 Ω ' 2 %
R 8=1.2 Ω ' 2 %
