Fecha de elaboración: Junio 2013 Autor: Ing. José Luis Rivera López
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Objetivos de la asignatura: Al finalizar el curso el alumno será capaz de comprender y analizar sistemas electrónicos digitales combinacionales y secuenciales, así mismo será capaz de diseñar e implementar circuitos electrónicos digitales para resolver problemas prácticos .
Objetivos del laboratorio: Integrar al alumno en eell manejo de herramientas y equipos utilizados en el laboratorio de Sistemas Digitales. Analizar y comprender el funcionamiento de los circuitos electrónicos digitales (TTL) y aplicaciones de circuitos con diseños prácticos. Con esto se espera que el alumno adquiera las habilidades y las competencias necesarias para el análisis, diseño e implementación de circuitos electrónicos digitales.
Introducción: En el laboratorio de Sistemas Digitales los alumnos deberán de realizar la comprobación de los conceptos básicos teóricos mas relevantes utilizadas dentro de la electrónica digital, aprendiendo con ello a desarrollar las competencias y habilidades habilidades para el análisis, diseño, investigación, investigación, consulta de manuales, manuales, implementación de circuitos digitales, etc. En un mundo totalmente analógico aun cuando la mayoría de los procesamientos de señales ya se realiza en forma digital, la generación de señales en el mundo mundo real sigue siendo analógica, analógica, tales como voz, datos, etc., es por ello que siempre serán necesarios los circuitos electrónicos digitales. El alumno deberá de leer las prácticas antes de llegar a su sesión de práctica de laboratorio ya que éste deberá de definir en algunas prácticas el material y el equipo necesario para el diseño y desarrollo de dichas prácticas de laboratorio, es por ello que tiene que consultar las “Hojas de Datos Técnicos” (mostradas al final de este manual el cual contiene unicamente las las compuertas lógicas básicas), básicas), realizar investigaciones investigaciones en la “Red” (internet) y/o en los manuales de los fabricantes de circuitos integrados “TTL” para definir los circuitos que se piden en cada una de las prácticas de laboratorio y checar la configuración interna de cada uno de los circuitos.
Las “Actividades Previas a la Práctica”en cada una de las sesioinbes de prácticas de laboratorio, deberán de entregarse al profesor antes de iniciar dicha sesión.
Instrucciones para la elaboración del reporte: Los reportes deberán de tener la portada que que se indica a continuación continuación
UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN Laboratorio de: ____________________ ________________________________________________ _____________________________ _
Grupo: ____________
Profesor: ____________________________________________________________________________ Alumno: ____________________________________________________________________________ Nombre de la práctica: práctica: _____________________________________________ ______________________________ _______________ No. de práctica: _____ Fecha de realización: realización: __________________ Fecha de entrega: entrega: ________________ Semestre: _______ Para el desarrollo del reporte deberá basarse en la siguiente metodología: Nombre de la práctica, Objetivo, Introducción, Material, Equipo, Procedimiento experimental, Cuestionario, Conclusiones y Bibliografía. Sem. 2014-I
ii
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Objetivos de la asignatura: Al finalizar el curso el alumno será capaz de comprender y analizar sistemas electrónicos digitales combinacionales y secuenciales, así mismo será capaz de diseñar e implementar circuitos electrónicos digitales para resolver problemas prácticos .
Objetivos del laboratorio: Integrar al alumno en eell manejo de herramientas y equipos utilizados en el laboratorio de Sistemas Digitales. Analizar y comprender el funcionamiento de los circuitos electrónicos digitales (TTL) y aplicaciones de circuitos con diseños prácticos. Con esto se espera que el alumno adquiera las habilidades y las competencias necesarias para el análisis, diseño e implementación de circuitos electrónicos digitales.
Introducción: En el laboratorio de Sistemas Digitales los alumnos deberán de realizar la comprobación de los conceptos básicos teóricos mas relevantes utilizadas dentro de la electrónica digital, aprendiendo con ello a desarrollar las competencias y habilidades habilidades para el análisis, diseño, investigación, investigación, consulta de manuales, manuales, implementación de circuitos digitales, etc. En un mundo totalmente analógico aun cuando la mayoría de los procesamientos de señales ya se realiza en forma digital, la generación de señales en el mundo mundo real sigue siendo analógica, analógica, tales como voz, datos, etc., es por ello que siempre serán necesarios los circuitos electrónicos digitales. El alumno deberá de leer las prácticas antes de llegar a su sesión de práctica de laboratorio ya que éste deberá de definir en algunas prácticas el material y el equipo necesario para el diseño y desarrollo de dichas prácticas de laboratorio, es por ello que tiene que consultar las “Hojas de Datos Técnicos” (mostradas al final de este manual el cual contiene unicamente las las compuertas lógicas básicas), básicas), realizar investigaciones investigaciones en la “Red” (internet) y/o en los manuales de los fabricantes de circuitos integrados “TTL” para definir los circuitos que se piden en cada una de las prácticas de laboratorio y checar la configuración interna de cada uno de los circuitos.
Las “Actividades Previas a la Práctica”en cada una de las sesioinbes de prácticas de laboratorio, deberán de entregarse al profesor antes de iniciar dicha sesión.
Instrucciones para la elaboración del reporte: Los reportes deberán de tener la portada que que se indica a continuación continuación
UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN Laboratorio de: ____________________ ________________________________________________ _____________________________ _
Grupo: ____________
Profesor: ____________________________________________________________________________ Alumno: ____________________________________________________________________________ Nombre de la práctica: práctica: _____________________________________________ ______________________________ _______________ No. de práctica: _____ Fecha de realización: realización: __________________ Fecha de entrega: entrega: ________________ Semestre: _______ Para el desarrollo del reporte deberá basarse en la siguiente metodología: Nombre de la práctica, Objetivo, Introducción, Material, Equipo, Procedimiento experimental, Cuestionario, Conclusiones y Bibliografía. Sem. 2014-I
ii
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Reglamento del Laboratorio 1. Dentro del laboratorio queda estrictamente prohibido. a. Correr, jugar, gritar o hacer cualquier otra clase de desorden. b. Dejar basura en las mesas de trabajo y/o pisos. c. Sentarse sobre las mesas d. Fumar e. Introducir alimentos y/o bebidas. f. Introducir cualquier objeto ajeno a las prácticas de laboratorio, tales como: televisiones, equipos de sonido (aun con audífonos) excepto algún equipo para realizar las prácticas g. La presencia de personas ajenas en e n los horarios de laboratorio. h. Dejar los bancos en desorden. i. Mover equipos o quitar accesorios de una mesa de trabajo a otra sin el consentimiento previo del profesor de laboratorio en turno. j. Usar o manipular el equipo sin el el conocimiento previo del profesor. k. Rayar las mesas del laboratorio. l. Energizar algún circuito sin antes verificar que las conexiones sean las correctas (polaridad de las fuentes de voltaje, multímetros, etc.). m. Hacer cambios en las conexiones o desconectar equipo estando esté energizado. n. Hacer trabajos pesados (taladrar, martillar, etc.) en las mesas de las prácticas, para ello se cuenta con mesas especiales para este tipo de trabajos. tr abajos. 2. Verifique las características de los dispositivos electrónicos con el manual o pre gunte a su profesor de laboratorio. 3. Es responsabilidad del usuario revisar las condiciones del equipo del laboratorio al inicio de cada práctica y reportar cualquier anomalía que pudiera existir (prendido, dañado, sin funcionar, maltratado, etc.) al profesor del laboratorio correspondiente. 4. Es requisito indispensable para la realización de las prácticas, actualizado al semestre en curso , las cuales podrán obtener en: http://olimpia.cuautitlan2.unam.mx/pagina_ingenieria. 5.
que el alumno cuente con su manual completo y
El alumno deberá traer su circuito armado para poder realizar la práctica, de no ser así no podrá realizar dicha práctica (donde aplique) y tendrá una evaluación de cero.
6. Quien requiera hacer uso uso de las instalaciones instalaciones de laboratorio laboratorio para desarrollar trabajos, prácticas o proyectos, proyectos, es requisito indispensable que esté presente el profesor responsable atendiendo a los alumnos, en caso contrario no podrán hacer uso de dichas instalaciones. instalaciones. 7. Correo electrónico del buzón para quejas y sugerencias para cualquier asunto relacionado con los Laboratorios de Electrónica. (
[email protected]) 8. La evaluación del laboratorio, será en base a lo siguiente:
A - (Acreditado); Cuando el promedio total de todas las las prácticas de laboratorio sea mayor o igual a 6 siempre y cuando tengan el 90% de prácticas acreditadas en base a los criterios de evaluación. NA - (No Acreditado); No se cumplió con los requisitos mínimos establecidos en el punto anterior. NP - (Nunca se presentó); con o sin asistencia pero que no haya entregado reporte alguno. 9. Los casos no previstos en el presente reglamento serán resueltos por el Jefe de la Sección.
NOTA: En caso de incurrir en faltas a las disposiciones anteriores, el alumno será acreedor a las siguientes sanciones por parte del profesor de laboratorio según según sea el caso y la gravedad. Baja temporal del grupo de laboratorio al que está inscrito. Baja definitiva del grupo de laboratorio al que está inscrito. Sem. 2014-I
iii
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Indice de Prácticas Práctica No. 1.
Compuertas Lógicas Básicas …………………………………….……. …………………………………….……. 1 (Tema 2 de la Asignatura)
Práctica No.2.
Comparador Lógico …………………………………………………… …………………………………………………….. 4 (Tema 2 de la Asignatura)
Práctica No. 3.
Reducción de Funciones ………………………………………………. ………………………………………………. 8 (Tema 3 de la Asignatura)
Práctica No.4
Circuitos Sumador y Restador Binario Binario ………………………………. ………………………………. 11 (Tema 5 de la Asignatura)
Práctica No.5.
Multiplexor y Demultiplexor ………………………………….………. ………………………………….………. 14 (Tema 5 de la Asignatura)
Práctica No.6.
Decodificadores ……………………………… …………………………………………….………… …………….………… 18 (Tema 5 de la Asignatura)
Práctica No.7.
Biestables …………………………………………………… ……………………………………………………………… ………… 21 (Tema 6 de la Asignatura)
Practica No. 8.
Registros de Corrimiento ………………………………………….….. ………………………………………….….. 24 (Tema 6 de la Asignatura)
Pracitca No.9.
Circuitos Contador Asincronos Asincronos …………………………………….…. …………………………………….…. 28 (Tema 6 de la Asignatura)
Práctica No. 10
Circuitos Contador Sincronos Sincronos …………………………………..…… …………………………………..…… 31 (Tema 6 de la Asignatura)
Práctica No. 11
Memorias ………………………………………………… ………………………………………………….………..…. .………..…. 35 (Tema 7 de la Asignatura)
Hojas de Datos Técnicos. ……………………………………………………… ……………………………………………………………………….... ……………….... 39 Bibliografia ………………………………………………… ……………………………………………………………………………… ……………………………………... ………... 42
Sem. 2014-I
iv
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Comprobar el funcionamiento de las compuertas lógicas básicas de la familia lógica de la electrónica digital (TTL) a partir de sus tablas de funcionamiento.
INTRODUCCIÓN: La electrónica digital ha alcanzado una gran difusión debido a que es relativamente sencillo y barato construir sistemas digitales. La electrónica digital es aplicada en extensas áreas de la actividad humana tales como: instrumentos de medición, computación, calculadoras, aparatos de entretenimiento, equipo biomédico, telecomunicaciones, etc. En la presente práctica se verá el análisis de los dispositivos básicos de la electrónica digital que son las compuertas lógicas: AND, NAND, OR, NOR, NOT, OR EXCLUSIVA y NOR EXCLUSIVA. La tabla de verdad es el elemento que nos define el funcionamiento exacto de la compuerta, y se obtendrá con la ayuda del LED como indicadores lógicos de la entrada y la salida de cada compuerta. Cuando el LED encienda indicará 1 lógico (V CC) mientras que cuando el LED permanezca apagado indicará un 0 lógico o tierra (GND). Los diodos emisores de luz estarán conectados en serie con una resistencia, con el fin de limitar la corriente que circula a través de ellos.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. 2. 3.
Simular los circuitos de las figuras 1.1 al 1.8. Mediante el álgebra booleana obtenga las funciones resultantes de los circuitos de la s funciones 1.7 y 1.8. El alumno deberá traer los circuitos armados al entrar al laboratorio
EQUIPO: Fuente de voltaje de C.D.
MATERIAL: Alambre telefónico para conexión 1 1 1 4 4 3 3
1 Circuito integrado 7400 1 Circuito integrado 7402 1 Circuito integrado 7404 1 Circuito integrado 7408 1 Circuito integrado 7432 1 Circuito integrado 7486
Tableta de conexiones Pinza de punta Pinza de corte Juegos de caimán – caimán Juegos de caimán – banana Resistencias de 330Ω a ½ watt. Diodos emisores de luz (LED’s)
PROCEDIMIENTO EXPERIMENTAL: 1) Cuidando la correcta polarización de los circuitos integrados (ver apéndice) y considerando los estados lógicos de las tablas que se muestra a continuación, llene las tablas de verdad para los circuitos de las figuras de la 1.1 al 1.8. Nota: Para el circuito de la figura 1.1, deje las dos entradas desconectadas (al aire) y observe q ué pasa con
el led de salida. Estados Lógicos 0V = 0 Lógico 5V = 1 Lógico
Sem. 2014-I
1
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Figura 1.1
A
B
0
0
0
1
1
0
1
1
F
Tabla 1.1
A
B
0
0
0
1
1
0
1
1
Figura 1.2
F
Tabla 1.2
A
F
0 1
Figura 1.3
Tabla 1.3
A
B
0
0
0
1
1
0
1
1
Figura 1.4
Tabla 1.4
A
B
0
0
0
1
1
0
1
1
Figura 1.5
Figura 1.6
Sem. 2014-I
F
F
Tabla 1.5
A
B
0
0
0
1
1
0
1
1
F
Tabla 1.6
2
Facultad de Estudios Superiores Cuautitlán
Figura 1.7
Figura 1.8
Laboratorio de Sistemas Digitales
A
B
0
0
0
1
1
0
1
1
F
Tabla 1.7
A
B
0
0
0
1
1
0
1
1
F
Tabla 1.8
CUESTIONARIO 1. 2.
Obtenga la expresión booleana de cada uno de los circuitos armados en la práctica a partir de los resultados obtenidos en las tablas. Del circuito de la figura 1.1 a que estado lógico corresponde un datode entrada desconectada o al aire.
3. De las tablas de verdad 1.7 y 1.8, a que compuerta lógica corresponde cada arreglo de compuertas. 4.
Obtenga la tabla de verdad para los siguientes circuitos y diga a que compuerta lógica corresponde según las tablas de verdad.
5.
De acuerdo a los circuitos b y d del inciso anterior, diga qué función realiza una compuerta NOR y NAND con las terminales cortocircuitadas.
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
3
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Introducir al alumno en el conocimiento y utilización de los circuitos integrados de la familia digital TTL, mediante la combinación de compuertas lógicas de dicha familia.
INTRODUCCION: En la actualidad, prevalecen básicamente algunas familias de circuitos integrados digitales. A saber:
-
RTL (Lógica resistor–transistor) DTL (Lógica diodo–transistor) TTL (Lógica transistor-transistor) ECL (Lógica acoplo-emisor) IIL (Lógica de inyección integrada) HIL (Lógica de alto umbral) MOS (Lógica metal-oxido-semiconductor) CMOS (Lógica metal-oxido-semiconductor complementaria) Etc.
Las diversas familias tienen diferente aplicación, según su velocidad, potencia, inmunidad al ruido, consumo de energía, grado de integración y costo, principalmente. Cabe destacar entre los circuitos integrados digitales a la familia TTL, puesto que es el más versátil y de bajo costo por lo que será la familia lógica que generalmente se empleará en este curso de laboratorio. La compuerta básica más versátil de la familia TTL es la “NAND”, a partir de la cual se harán varios arreglos para realizar diversas funciones lógicas útiles. La utilización de compuertas NAND de dos entradas (circuito integrado 7400) para suplantar otras compuertas puede tener, en algunas aplicaciones, ciertas ventajas.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. Simular los circuitos de las figuras 2.1, 2.2 y el diseño que se pide. 2. Mediante el álgebra booleana obtenga las funciones resultantes de los circuitos de las funciones 2.1 y 2.2. 2. Investigar cómo funciona un circuito de colector abierto y de tercer estado. 3. El alumno deberá traer los circuito armado al entrar al laboratorio.
EQUIPO: 1 Fuente de voltaje de C.D.
MATERIAL: 1 1 1 4 4
Tableta de conexiones 3 Diodos emisores de luz Pinza de corte 3 Resistencias de 330Ω a ½ watt. Pinza de punta Alambre telefónico para conexión Juegos de caimán – caimán Juegos de caimán – banana Definir los circuitos integrados utilizados en la práctica y en los diseños
Sem. 2014-I
4
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
PROCEDIMIENTO EXPERIMENTAL: 1) Arme los circuitos de las figuras de la 2.1, hasta la 2.3, observe las salidas indicadas en cada uno de los circuitos. Aquí se muestran comparadores de magnitud para cada uno de lo s circuitos. 2) Llene las tablas de verdad de las figuras de la 2.1 a la 2.3 observando para las todas las funciones resultantes, que diodo luminoso se prende cuando A>B, A
A
B
0
F1
A
B
0
0
0
1
1 1
F2
A
B
0
0
0
0
1
0
1
0
1
0
1
0
1
1
1
1
1
F3
Figura 2.1
A
B
0
0
0
1
1 1
A
B
0
F4
F5
A
B
0
0
0
0
1
0
1
0
1
0
1
0
1
1
1
1
1
F6
Figura 2.2
Sem. 2014-I
5
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
F7
F8
F9
A
B
0
F7
B
C
0
0
0
1
1 1
F8
A
C
0
0
0
0
1
0
1
0
1
0
1
0
1
1
1
1
1
F9
Figura 2.3
3) Diseño 1: Se desea diseñar un comparador lógico de dos números, cada uno de ellos de 2 bits en el
cual únicamente se tendrá salida cuando el primero sea mayor que el segundo (A 1A0 > B1B0). Dicho diseño debe de emplearse con el menor número de compuertas lógicas posibles de 2 entradas. Para este diseño se empleará la tabla de verdad del circuito a diseñar y se reducirá la función por mapas de Karnaugh, tabla 2.4.
Sem. 2014-I
B1
B0
A1
A0
F
A1
0
0
0
0
0
0
0
0
1
1
0
0
1
0
1
B1 A0 00 B0 0 00
0
0
1
1
1
0
1
0
0
0
0
1
0
1
0
0
1
1
0
1
1
1
1
1
1
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
0
1
1
0
1
0
1
1
1
0
0
1
1
1
1
0
01
11
10
1
1
1
01
0
0
1
1
11
0
0
0
0
10
0
0
1
0
F = A1B’1 + A0B’1B’0 + A1A0B’0 F = A1B’1 + [A0(B’1B’0) + (A1A0)B’0]
Tabla 2.4
6
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Arme el circuito de la función de la tabla 2.4 y compruebe su funcionamiento con la tabla.
CUESTIONARIO: 1) La tabla de verdad de las funciónes F 2 y F5, a que compuerta lógica corresponden cada una. 2) Analizando las tablas de verdad de las funciones desde F 1 hasta F9 mencione cual función de las 9 que se presentan anteriormente corresponde para tener el caso de A>B 3) De forma similar cuales corresponden para, A
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
7
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Introducir al alumno a la solución de problemas lógicos, mediante la aplicación del álgebra de Boole y métodos de minimización comunes, además, incrementar la habilidad del e studiante en el manejo de circuitos integrados digitales.
INTRODUCCION: Dada la necesidad de que los alumnos aprendan a solucionar con facilidad diversas funciones lógicas reales, mediante componentes electrónicos, aquí se verán 2 problemas lógicos, para cuya solución se siguen 3 pasos fundamentales: a) Expresión de las funciones booleanas que satisfagan el problema b) Minimizar las funciones booleanas c) Implementación de las funciones minimizadas por medio de compuertas lógicas digitales. Para la solución de cualquier problemas y poder plasmarlo con circuitos integrados, estos llevarán los pasos mencionados anteriormente, por lo que el alumno diseñará y armará los circuitos lógicos y comprobará su tabla de verdad. El alumno deberá manejar los conceptos de álgebra de Boole, compuertas lógicas, minimización de funciones lógicas e implementación de funciones con circuitos integrados digitales.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. 2. 3. 4.
Simular los circuitos de los diseños que se piden en ésta práctica. El alumno deberá traer los circuitos armados al entrar al laboratorio Investigar las configuración de los Circuitos Integrados utilizados en esta práctica Mediante el álgebra booleana obtenga las funciones resultantes de los diseños
EQUIPO: 1 Fuente de C.D.
MATERIAL: 1 1 1 4 4 3 3
Tableta de conexiones 2 Capacitores de 47 uF Pinzas de corte 2 Capacitores de 10 uF Pinza de punta Alambres telefónico para conexiones Juegos de caimán – caimán Juegos de caimán – banana Resistencias de 330Ω a ½ watt. Diodos emisores de luz Definir los circuitos integrados utilizados en la práctica y en los diseños
PROCEDIMIENTO EXPERIMENTAL: 1)
Diseño 1: El equipo de fútbol “Atlético Lógico F.A.” (“A.L.F.A.”) juega en una liga que consta de 9 equipos, en total. Si asignamos a cada equipo con un número del 0 al 8, siendo el “A.L.F.A.” el equipo con el número 8, los pronósticos de resultado, al jugar este último con cualquiera de los otros ocho equipos, serán los mostrados en la Tabla 3.1.
Sem. 2014-I
8
Facultad de Estudios Superiores Cuautitlán
EQUIPO
Laboratorio de Sistemas Digitales
ATLETICO LÓGICO F.A. GANA
EMPATA
PIERDE
2
X
X
3
X
0
X
1
X
4
X
5
X
X
6
X
7
X
8
X
X NO JUEGA CONTRA EL MISMO
Tabla 3.1 Nótese que el resultado con algunos equipos no se puede predecir con exactitud, por lo que el partido está marcado con más de una “X”. Empleando las técnicas de reducción de funciones, diseñe un circuito combinacional para visualizar en los leds las funciones de G (gana), E (empate) y P (pierde). Compruebe la tabla de verdad de su diseño con el fin de observar si concuerda con los pronósticos definidos en la tabla 3.1.
2)
Diseño 2: Se desea diseñar un circuito que indique si una transfusión de sangre es posible entre dos grupos sanguíneos determinados. El circuito deberá tener dos juegos de terminales de entrada, uno para el código del grupo sanguíneo que pretende donar y otro para el código del receptor. La tabla 3.2 indica las leyes que rigen la compatibilidad entre los grupos sanguíneos “O”, “A”, “B” y “AB”.
Sem. 2014-I
DONADOR
RECEPTOR
TRANSFUSIÓN
O
O
SI
O
A
SI
O
B
SI
O
AB
SI
A
O
NO
A
A
SI
A
B
NO
A
AB
SI
B
O
NO
B
A
NO
B
B
SI
9
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
B
AB
SI
AB
O
NO
AB
A
NO
AB
B
NO
AB
AB
SI
Tabla 3.2 Si se codifican los grupos sanguíneos en base a la tabla 3.3, diseñe un circuito combinacional que represente la compatibilidad existente entre los grupos sanguíneos, dicho diseño deberá de tener la menor cantidad posible de compuertas lógicas.
Tipo de sangre
O
A
B
AB
Código
00
01
10
11
Tabla 3.3 Compruebe la tabla de verdad de su diseño con el fin de observar si concuerda con las leyes de compatibilidad de transfusión. Arme el circuito mostrado en la figura 3.1. Observe su funcionamiento y coméntelo.
Figura 3.1
Cambie los capacitores de 47 uF por los de 10 uF., y observe lo que sucede
CUESTIONARIO: 1.- Diseñe un circuito que satisfaga la tabla de verdad 3.1 empleando exclusivamente compuertas NAND de 2 entradas. 2.- Del circuito de la figura 3.1 que sucedió al cambiar los capacitores.
CONCLUSIONES: BIBLIOGRAFIA: Sem. 2014-I
10
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Comprobar el funcionamiento de circuitos digitales capaces de ejecutar operaciones aritméticas elementales, mediante la implementación y prueba de sumadores y restadores con circuitos integrados.
INTRODUCCION: Dada la naturaleza binaria (unos y ceros) de los sistemas digitales, la realización de operaciones aritméticas comunes no requieren de circuitos de alta complejidad en ellos, por lo que dichos sistemas han encontrado un campo de aplicación cada vez mayor. Considerando esto, se observa la gran importancia que reviste el que el alumno se familiarice con algunos de los circuitos digitales aritméticos más elementales. Para ello, esta práctica trata tres secciones: la primera involucra un medio sumador y un medio restador de un bit; la siguiente, muestra un circuito que realiza la función de sumador completo o restador completo, dependiendo de una entrada de control. Finalmente, se tiene un circuito integrado comercial que efectúa la suma completa de dos datos de 4 bits cada uno. Para la realización de esta práctica es necesario que el alumno conozca la diferencia entre un medio-sumador o restador y un sumador o restador completo, además de dominar la aritmética binaria. Simbología utilizada: A= audendo (en suma) o minuendo (en resta), B= adendo (en suma) o sustraendo (en resta), S= resultado de una suma A+B ó A+B+Ci , R= resultado de una resta A-B ó A-B-Bi , Cyi= acarreo de entrada (de una suma anterior), Cyo= acarreo de salida (de la suma efectuada), Bwi= debe de entrada (de una resta anterior), Bwo= debe de salida (de la resta efectuada).
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. 2. 3. 4. 5.
Simular los circuitos de los diseños que se piden en ésta práctica. El alumno deberá traer los circuitos armados al entrar al laboratorio Investigar la configuración de los Circuitos Integrados utilizados en esta práctica Mediante el álgebra booleana obtener las funciones resultantes de los diseños ¿Cómo conectaría una compuerta NOR-EXCLUSIVA (OR-EXCLUSIVA) para que funcione como un circuito inversor?
EQUIPO: 1 Fuente de C.D.
MATERIAL: 1 1 1 4
Tableta de conexiones Pinza de punta Pinza de corte Juegos de caimán – caimán
4 Juegos de caimán – banana 2 Diodos emisores de luz 2 Resistencias 330 ohm, ½ W Alambre telefónico para conexiones Definir los circuitos integrados utilizados en la práctica y en los diseños Sem. 2014-I
11
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
PROCEDIMIENTO EXPERIMENTAL: Construya el circuito medio sumador de la Fig. 4.1, cuidando de alimentar correctamente cada componente, llene la tabla de verdad. A
B
0
0
0
1
1
0
1
1
Cyo
S
Figura 4.1
1) Agregue una compuerta NAND arreglada como inversor al circuito anterior de manera que sea similar al mostrado en la figura 4.2 (medio restador) y llene la tabla.
A
B
0
0
0
1
1
0
1
1
Bwo
R
Figura 4.2
2) Diseño1: Diseñe un circuito sumador/restador completo y llene la tabla 4.1 y 4.2, de tal manera que si: X = 0 funcione como sumador X = 1 funcione como restador
Para X = 1
Para X = 0 A
B
Bwi
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
A
B
Cyi
0
0
0
Tabla 4.1
Sem. 2014-I
S
Cyo
R
Bwo
Tabla 4.2
12
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
3) Diseño 2: Diseñe un circuito restador de 4 bits empleando el circuito integrado 7483 (sumador de 4 bits) y compruebe el diseño llenando la tabla 4.3 para los siguientes casos.( Ai - Bi - Cyi)
A3-A0
B3-B0
Cyi
15
5
0
2
2
0
8
4
1
12
15
1
Introduzca los valores necesarios en binario para las entradas de Ai, Bi y Cyi, anote los resultados de las sumas correspondientes en la Tabla 4.3. Nota: Observe que la tabla de verdad completa para el 7483 tendría 512 estados
No.
A3
A2
A1
A0
B3
B2
B1
B0
Cyi
S3
S2
S1
S0
Cyo
Decimal
1 2 3 4
Tabla 4.3
CUESTIONARIO: 1) ¿Cuál es la diferencia entre un sumador completo y un medio sumador? 2) Diseño de un restador de 4 bits empleando un C.I. 7483 (sumador de 4 bits); a) Por complemento a 2. 3) Dibuje el circuito de un sumador completo de 16 bits, empleando circuitos integrados 7483.
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
13
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Comprobar el funcionamiento de los sistemas multiplexores y demultiplexores en circuitos selectores y decodificadores de información binaria, así como en transmisores y receptores de datos.
INTRODUCCION: Cuando se tienen varias entradas y una sola salida y se desea seleccionar una sola de las entradas para que pase a la salida, se utiliza un circuito multiplexor, mientras que cuando se tiene el caso opuesto (una entrada y varias salidas) y se desea activar con la entrada una sola de las salidas, se emplea un demultiplexor. Debido al funcionamiento de estos circuitos, se suele llamarlos selectores (el demultiplexor también puede trabajar como circuito decodificador). En la presente práctica se probará, primeramente, la función de selección de un multiplexor integrado de 4 entradas, doble, introduciendo datos a sus entradas y observando cómo responde la salida con cambios en las terminales selectoras. Posteriormente, se probará un demultiplexor, para finalmente tener un pequeño sistema de transmisión de datos binarios en serie multiplexado.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. 2. 3. 4.
Simular los circuitos de los diseños que se piden en esta práctica Justifique los diseños para el punto 1 (tablas de verdad, mapas de Karnaugh, algebra booleana, etc.) Investigar las configuración de los Circuitos Integrados utilizados en esta práctica El alumno deberá traer los circuitos armados al entrar al laboratorio
EQUIPO: 1 Fuente de C.D.
MATERIAL: 1 1 1 4
Tableta de conexiones Pinza de punta Pinza de corte Juegos de caimán – caimán
4 Juegos de caimán – banana 4 Diodos emisores de luz 4 Resistencias 330 ohm, ½ W Definir los circuitos integrados utilizados en la práctica y en los diseños Alambre telefónico para conexiones
PROCEDIMIENTO EXPERIMENTAL: 1) Diseño 1: Diseñar un circuito combinacional empleando circuitos multiplexores de 4 x1 para conocer la salida de voltaje de una batería, para la cual se han conectado a esta 4 sensores (A, B, C y D) figura 5.1 y que se tienen los siguientes voltajes como salida de los sensores. Sem. 2014-I
14
Facultad de Estudios Superiores Cuautitlán
B A T E R I A
Laboratorio de Sistemas Digitales
A
S E N S O R E S
+ -
M U L T I P L E X O R E S
B C D
F1 F2
(74153)
F3
Fig. 5.1 Cuando el voltaje en la batería es mayor a 12.0 volts, el sensor “A” lo detecta y manda una señal de 1 lógico. Cuando el voltaje en la batería es mayor a 13.5 volts, el sensor “B” lo detecta y manda una señal de 1 lógico. Cuando el voltaje en la batería es mayor a 16.0 volts, el sensor “C” lo detecta y manda una señal de 1 lógico. Cuando el voltaje en la batería es mayor a 11.0 volts, el sensor “D” lo detecta y manda una señal de 1 lógico. La función de salida F1 manda una señal (led encendido) donde indica que el voltaje en la batería se encuentra entre el rango de 12 V < Vbatería < 16 V La función de salida F2 manda una señal (led encendido) indicando que el voltaje en la batería es de: Vbatería < 12V o Vbat > 16 V La función de salida F3 manda una señal (led encendido) donde indica que el voltaje en la batería se encuentra en el rango de 13.5 V < Vbatería > 16 V.
Salidas
Entradas
Sem. 2014-I
D
C
B
A
L
L
L
L
L
L
L
H
L
L
H
L
L
L
H
H
L
H
L
L
L
H
L
H
L
H
H
L
F1
F2
F3
15
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
L
H
H
H
H
L
L
L
H
L
L
H
H
L
H
L
H
L
H
H
H
H
L
L
H
H
L
H
H
H
H
L
H
H
H
H
Tabla 5.1
2) Diseño 2: Diseñe un circuito para configurar la figura 5.2, en este circuito la salida del multiplexor pasa la información seleccionada a la entrada del demultiplexor en una manera similar a los sistemas de comunicación digital por multiplexaje de 4 salidas.
Vcc
TRANSMISOR
LINEA DE TRANSMISIÓN
RECEPTOR
1Y0
1C0 DAT0S
1C1 1C2 1C3
Y1
1C
MULTIPLE XOR
1G’
(TRANSMISOR) (74153)
DEMULTI PLEXOR (RECEPTOR) (74155)
1Y1 1Y2 1Y3
G’1 A
A
B
B
SELECTORES
S0 S1 Fig. 5.2 a. Ponga las datos deentradas con 1CO = 1C3 =1 y 1C1 = 1C2 = 0, y variando las entradas selectores SO y S1, proceda a llenar la Tabla 5.1a. b. Cambie las entradas 1C0 = 1C1 = 1C2 = 1C3 = 0, complete la Tabla 5.1b. c. Sitúe ahora 1C0 = 1C3=0 y 1C1 = 1C2 = 1, complete la Tabla 5.1c. d. Ponga 1CO = 1C1 = 1C2 =1 C3 = 1, complete la Tabla 5.1d. Sem. 2014-I
16
Facultad de Estudios Superiores Cuautitlán
a
Tabla S1
S0
0
0
0
1
1
0
1
1
Laboratorio de Sistemas Digitales
1Y0
1Y1
b 1Y2
1Y3
1Y0
1Y1
d
c 1Y2
1Y3
1Y0
1Y1
1Y2
1Y3
1Y0
1Y1
1Y2
1Y3
Tabla 5.1
CUESTIONARIO: 1) Mencione y explique alguna otra aplicación de los circuitos integrados multiplexores. 2) Elabore la tabla de verdad características del Demultiplexor/decodificador 74155 y explique su función, basándose en los resultados obtenidos en la Tabla 5.1. 3) Si se desea emplear el circuito integrado 74155 como decodificador de 8 salidas, ¿cómo se conectarían sus terminales? 4) ¿Cuántos cables tendría una línea de transmisión multiplexada semejante a la de la Fig. 5.2, pero para 8 salidas? Haga el diagrama a bloques. 5) ¿Qué ventajas o desventajas presenta un sistema de transmisión multiplexado sobre uno que envíe las informaciones a todas las salidas simultaneamente?
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
17
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Diseño de circuitos decodificadores y comprobar experimentalmente el funcionamiento de los sistemas estos sistemas, así como la visualización de los datos en un exhibidor numérico de 7 segmentos(display).
INTRODUCCION: Se desea diseñar funciones lógicas empleando circuitos integrados decodificadores así como construir un circuito combinacional que decodifique los números binarios del cero al nueve en un exhibidor numérico de 7 segmentos. La utilización del exhibidor numérico es importante para visualizar en nuestro sistema decimal lo que ocurre con las combinaciones binarias. En la presente práctica se comprobará primeramente el diseño de una función empleando CI’s decodificadores comerciales, por tanto el alumno deberá de investigar los tipos de circuitos existentes y cuál podría ser utilizado para la implementación de los circuitos.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. 2. 3. 4.
Simular los circuitos de los diseños que se piden en esta práctica Justifique el diseño del punto 1. Investigar las configuración de los Circuitos Integrados utilizados en esta práctica El alumno deberá traer los circuitos armados al entrar al laboratorio
EQUIPO: 1 Fuente de C.D.
MATERIAL: 1 1 1 4
Tableta de conexiones Pinza de punta Pinza de corte Juegos de caimán – caimán
4 Juegos de caimán – banana 2 Diodos emisores de luz 7 Resistencias 330 ohm, ½ W Definir los circuitos integrados utilizados en la práctica y en los diseños Alambre telefónico para conexiones
PROCEDIMIENTO EXPERIMENTAL: 1.- Diseño 1: Diseñe el circuito del punto 1 de la práctica anterior pero ahora empleando C.I.´s decodificadores y llene la tabla 6.1
Sem. 2014-I
18
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Salidas
Entradas D
C
B
A
L
L
L
L
L
L
L
H
L
L
H
L
L
L
H
H
L
H
L
L
L
H
L
H
L
H
H
L
L
H
H
H
H
L
L
L
H
L
L
H
H
L
H
L
H
L
H
H
H
H
L
L
H
H
L
H
H
H
H
L
H
H
H
H
F1
F3
F2
Tabla 6.1 2.- Arme el circuito que se muestra en la figura 6.1 y llene la tabla 6.2 a a A
b
c
B DECODER C
f
b
(7447)
g
d e
D e
f g
TIL 312 o equivalente
c
d
Figura 6.1 Sem. 2014-I
19
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
Entradas
Símbolo
Salidas
LT
RBI
D
C
B
A
H
X
L
L
L
L
H
H
L
L
L
H
H
H
L
L
H
L
H
H
L
L
H
H
H
H
L
H
L
L
H
H
L
H
L
H
H
H
L
H
H
L
H
H
L
H
H
H
H
H
H
L
L
L
H
H
H
L
L
H
H
H
H
L
H
L
H
H
H
L
H
H
H
H
H
H
L
L
H
H
H
H
L
H
H
H
H
H
H
L
H
H
H
H
H
H
a
b
c
d
e
f
g
Tabla 6.2
CUESTIONARIO: 1. Dibuje el diagrama del circuito utilizando el C.I. 7448 y TIL313 ( o equivalente), justifique el diseño. 2. Para el C.I. 7447 mencione cual es la función para RI/RBO
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
20
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Comprobar las tablas de verdad características de los circuitos biestables, más comunes Describir el efecto que produce el cambio de datos en las terminales del biestable.
INTRODUCCION: Dentro de los circuitos regenerativos o secuenciales, se encuentra el multivibrador biestable o FLIP-FLOP, que en su forma más simple es conocido como “LATCH”. Durante el desarrollo de esta práctica se implementarán, con ayuda de circuitos integrados, dos biestables simples (el biestable S-R elemental y el S-R con habilitador y dos biestables dinámicos (el biestable “D” y el biestable J-K maestro-esclavo). Así, se probarán las entradas de datos y de control de cada biestable, observando el efecto que sus combinaciones hacen sobre las salidas. Es importante hacer notar la especial función que realiza la entrada de reloj (CK) con los biestables dinámicos, por lo que se le sugiere al alumno especial cuidado en la realización de esta práctica.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. Simular los circuitos presentados en esta práctica 2. Investigar las configuración de los Circuitos Integrados utilizados en esta práctica 3. El alumno deberá traer los circuitos armados al entrar al laboratorio
EQUIPO: 1 Fuente de voltaje de C.D.
MATERIAL: 1 Tableta de conexiones 1 Pinza de punta 1 Pinza de corte 4 Juegos de caimán – caimán 4 Juegos de caimán – banana 2 Diodos emisores de luz 2 Resistencias 330 ohm, ½ W Alambre telefónico para conexiones Definir los circuitos integrados utilizados en la práctica y los diseños
PROCEDIMIENTO EXPERIMENTAL: 1.- Arme el circuito de la figura 7.1 y 7.2 y llene sus tablas correspondientes.
Figura. 7.1 Sem. 2014-I
Figura 7.2 21
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
CK
S
R
1
0
1
1
0
0
0
0
0
1
0
1
0
1
0
0
1
0
0
1
1
1
1
0
0
0
1
0
0
1
0
1
1
1
0
1
1
0
0
1
1
0
1
0
1
S
R
0
Q
Q’
Tabla 7.1
Q
Q’
Tabla 7.2
3.- Arme el circuito de la figura 7.3 y dando los valores que se muestran en la tabla 7.3 y obtenga las salidas para Q y Q’.
PR’
PR’ Vcc
D
D
Q
J
J
Q
4K7
CK
CK
CK
CK Q’
CL’
Figura. 7.3
ENTRADAS Sem. 2014-I
K
K
Q’
CL’
Figura 7.4
SALIDAS 22
Facultad de Estudios Superiores Cuautitlán
No.
PR’
CL’
CK
D
1
0
1
X
0
No.
PR’
CL’
CK
J
K
2
0
1
X
1
1
0
1
X
0
0
3
1
0
X
0
2
0
1
X
1
1
4
1
0
X
1
3
1
0
X
0
0
5
0
0
X
0
4
1
0
X
1
1
6
0
0
X
1
5
0
0
X
0
0
7
1
1
0
0
6
0
0
X
1
1
8
1
1
1
0
7
1
1
1
1
0
9
1
1
0
1
8
1
1
0
1
0
10
1
1
1
1
9
1
1
1
0
1
11
1
1
0
0
10
1
1
0
0
1
12
1
1
1
1
11
1
1
1
0
0
13
1
1
0
1
12
1
1
0
0
0
14
1
1
1
0
13
1
1
1
1
1
15
1
1
0
0
14
1
1
0
1
1
16
1
1
1
1
15
1
1
1
1
1
16
1
1
0
1
1
Tabla 7.3
Q
Laboratorio de Sistemas Digitales
Q’
ENTRADAS
SALIDAS Q
Q’
Tabla 7.4
4.- De igual manera arme el circuito de la figura 7.4 y dando los valores que se muestran en la tabla 7.4, obtenga las salidas para Q y Q’. 5.- Ahora conecte J = K = 1 y con una señal Vi (en CK) cuadrada de 5V a 0.1Hz observe el funcionamiento de los led´s. 6.- Cambiando la señal de Vi a 1Khz, grafique la señal de CK y Q que se pueden observar en el osciloscopio. Ponga especial atención en las frecuencias y fases.
CUESTIONARIO: 1) En vista de que, por definición, Q y Q’ deben mantenerse en estados opuestos, diga cuál condición, si la hay, que no debe existir en las entradas de los biestable de las Figs. 7.1 y 7.2. 2) En base a las tablas 7.1 y 7.2 elabore la tabla característica del biestable correspondiente. 3) En base a las Tablas 7.3 y 7.4, elabore las tablas características para los biestables D y J-K, respectivamente. 4) ¿Con qué tipo de pulsos o flancos en CK se transfiere la información en el biestable D (figura 7.3), y en el biestable J-K maestro-esclavo (figura 7.4)? 5) ¿Cuál es la relación de frecuencias entre la señal en CK y la señal en Q, obtenidas en el punto 6 del desarrollo?
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
23
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Mostrar al alumno el comportamiento y las características de un registro de corrimiento en circuito integrado, así como una aplicación del mismo.
INTRODUCCION: Dado que los registros de corrimiento son dispositivos que pueden convertir un grupo de datos en paralelo a una cadena serie o viceversa, guardar información provisionalmente o introducir retardos controlables, tienen gran aplicación en sistemas de conteo y transmisión de datos. En esta práctica se muestra al alumno como se “difunde” o corre un dato introducido en serie por un registro de corrimiento contenido en un circuito integrado comercial. A su vez, se hacen pruebas para observar la carga de datos en paralelo el circuito integrado y como pueden ser transmitidos estos datos en serie hasta otro registro de corrimiento puesto a cierta distancia. Es importante que el alumno tenga claros conocimientos sobre registros de corrimiento para poder llevar a cabo esta práctica, además que debe proceder con cuidado, dado que esos dispositivos son circuitos síncronos y dinámicos, por lo que la secuencia de la prueba es importante.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. Simular los circuitos que se presentan en la práctica. 2. Investigar las configuración de los Circuitos Integrados utilizados en esta práctica 3. El alumno deberá traer los circuitos armados al entrar al laboratorio
EQUIPO y MATERIAL: El alumno definirá el equipo y material necesario para el desarrollo de esta práctica.
PROCEDIMIENTO EXPERIMENTAL: 1) Arme el circuito de la Fig. 8.1 en el extremo izquierdo de la tableta de conexiones, cuidando de alimentar correctamente los componentes. El microinterruptor S 1 es el control de corrimiento del circuito. S/P (PE’) Permite cargar los datos puestos en serie o en paralelo CL (MR) Forza la salidas de los Flip- Flip´s a cero EP0-3 (P0-3) Entrada de datos en paralelo ES (J, K’) CK (CP)
Entrada de datos en serie Señal de reloj
2) Ajuste la señal de Vi = 0.2Hz con una señal cuadrada de 5V. El diodo luminoso DL5 indicará los estados “alto” (prendido) y “bajo” (apagado) de la señal de reloj que se introducirá en CK del registro de corrimiento. 3) Coloque momentáneamente CL = 0 para forzar las salidas Q’s (desde “a” hasta “d”) de los flip-flos a ceros y llene la primera línea de la tabla 8.1.a. 4) Ponga ahora S/P = 1 para permitir con ello la entrada de datos serie y ES = 1 para datos serie. Sem. 2014-I
24
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
CL
S/P
MR
Entrada Serie
ES
EP0
Entrada Paralelo
Q 0
K’
Q 1
Q b
Q 2
Q c
Q 3
Q d
(74195)
P1
EP2
Q a
J
P0
EP1
PE’
P2
EP3
P3 CP
CK Vcc S1 Figura 8.1
Vi
DL5
5) Oprimiendo el control de corrimiento de S1, cuando DL5 esté apagado y manteniendo oprimido dicho interruptor para permitir el paso de la señal de reloj, llene la tabla 8.1.a.
No.
CK
0
----
Qa
Qb
Qc
Qd
No.
CK
0
----
1
1
2
2
3
3
4
4
5
5
Tabla 8.1.a
Qa
Qb
Qc
Qd
Tabla 8.1.b
6) Cambie ahora ES = 0 y repitiendo el inciso 5 llene la Tabla 8.1.b. 7) Ahora coloque las entradas EP0 = EP2 = 1 y EP 1 = EP3 = 0; con S/P = 0. 8) Vuelva a oprimir el control S 1 cuando DL5 esté apagado y suéltelo inmediatamente cuando este mismo se prenda; con este procedimiento se deben cargar los datos paralelos en el registro de corrimiento. Anote los estados desde Qa hasta Qd en el primer renglón de la Tabla 8.2.a. 9) Ponga ahora S/P = 1 y ES = 0, repita el inciso 5 para llenar la tabla 8.2.a. Sem. 2014-I
25
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
10) Ahora con EP0 = EP1 = 0, EP2 = EP 3= 1 y S/P = 0, repita el paso 8 y anote los estados de las salidas en el primer renglón de la Tabla 8.2.b. 11) Cambie S/P = 1 y ES = 0, repita el paso 5, para terminar de llenar la Tabla 8.2.b. No.
CK
0
----
Qa
Qb
Qc
Qd
No.
CK
0
----
1
1
2
2
3
3
4
4
5
5
Tabla 8.2.a
Qa
Qb
Qc
Qd
Tabla 8.2.b
12) Construya el circuito de la Fig. 8.2, dicho circuito simula un sistema para transmitir datos digitales en serie. 13) Ponga los datos que se van a transmitir como sigue: EP 0 = EP3= 1 y EP1= EP 2 = 0. Note que las entradas paralelo del segundo registro de corrimiento (EP0, EP1, EP2, EP3) no se utilizan y se deben conectar a tierra. 14) Ahora con S/P = 0 para poder cargar los datos paralelo en el transmisor y borrar las salidas del receptor. 15) Oprimiendo el control de corrimiento S 1 cuando DL5 esté apagado y soltándolo inmediatamente cuando DL 5 se prenda, en seguida ponga S/P = 1 para funcionamiento serie.
LÍNEA DE TRANSMISIÓN
TRANSMISIÓN
CL’=5v
S/P’
MR
PE’
Entrada Paralelo
EP1 EP2 EP3
S/P’
CL’
SINCRONIA
MR
J K’ EP0
RECEPCIÓN
PE’
J K’
P0 P1 P2 P3
Q 0 Q 1 Q 2 Q 3
Q 0 Q 1 Q 2
DATOS
Q 3
CP
Q a Q b Q c Q d
CP CK
S1 Vcc
Figura 8.2
Vi
Sem. 2014-I
26
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
16) Anote los valores iniciales desde Qa hasta Qd en el primer renglón de la Tabla 8.3.a. Oprima el control S 1 cuando DL5 esté apagado y manténgalo así mientras llene la Tabla 8.3.a
No.
CK
0
----
Qa
Qb
Qc
Qd
No.
CK
0
----
1
1
2
2
3
3
4
4
5
5
Tabla 8.3.a
Qa
Qb
Qc
Qd
Tabla 8.3.b
17) Repita los pasos anteriores necesarios para poder cargar los datos del primer registro y correrlos al segundo registro con; EP0 = EP3= 0 y EP1= EP2 = 1 y llenar la tabla 8.3.b.
CUESTIONARIO: 1) ¿En qué momento del pulso del reloj (CK) ocurre el corrimiento en los circuitos armados durante esta práctica. 2) En el paso 5 y 6 del desarrollo, ¿cuántos pulsos de reloj se requirieron para transferir el dato serie de entrada a todas las salidas del registro de corrimiento? 3) Para el circuito de la Fig. 8.2, ¿cuántos pulsos de reloj se requieren para obtener la información correcta en el receptor? Explique. 4) ¿Qué utilidad tiene la línea de sincronía en el circuito de la Fig. 8.2? 5) ¿Qué ventajas o desventajas presenta transmitir datos en serie, sobre transmitirlos en paralelo?
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
27
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Determinar el funcionamiento de un contador asíncrono implementado con biestables (Flip-Flop) J-K), a través de su tabla de verdad.
INTRODUCCION: Los contadores con sistemas secuenciales tienen una sola entrada para señales pulsantes, cuyo estado interno en cada instante representa el número de impulsos que se le han aplicado. Para la realización de los contadores se utilizan los elementos biestables sincronizados por flancos, que poseen dos estados internos. Los contadores asíncronos son aquellos en los que las variables de estado interno no cambian simultáneamente. Los pulsos que se desean contar no se aplican al reloj de todos los biestables, sino únicamente el primero, y los reloj de los demás biestables es gobernada por las salidas de los que les preceden. En la siguiente práctica se utilizarán 4 biestables para construir un contador asíncrono de 4 bits, que cuente en forma ascendente y descendente . Se verificará también la función del SET y RESET, como controladores de la secuencia de conteo en estos circuitos.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. Simular los circuitos presentados en la práctica y los diseños. 2. Justifique los diseños para esta práctica. 3. Investigar las configuración de los Circuitos Integrados utilizados en esta práctica 4. El alumno deberá traer los circuitos armados al entrar al laboratorio
EQUIPO y MATERIAL: El alumno definirá el equipo y material necesario para el desarrollo de esta práctica.
PROCEDIMIENTO EXPERIMENTAL: 1) Con una señal de reloj de 0.2 Hz, arme el de la figura 10.1 y llene la tabla 10.1
Vcc
J CK
S1
PR
Q
J
PR
Q
J
PR
Q
J
PR
Q
Q’
K
CL
Q’
K
CL
Q’
K
CL
Q’
(7476)
K
CL
A
B
C
D
Figura 9.1 Sem. 2014-I
28
Facultad de Estudios Superiores Cuautitlán
CK
A
Laboratorio de Sistemas Digitales
B
C
D
Decimal
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Tabla 9.1 2) Varíe la frecuencia del generador a 1 Khz y con ayuda del osciloscopio grafique las señales para CK, A, B, C D. 3) 4)
Diseño 1.- Diseñe un circuito secuencial asíncrono (contador asíncrono) ascendente para que cuente en BCDexc3 y llene la tabla 9.2. Diseño 2.- Diseñe un circuito secuencial asíncrono (contador asíncrono) descendente que cuente desde 12 hasta 3 y llene la tabla 9.2.
Circuito Secuencial Asíncrono Ascendente
Circuito Secuencial Asíncrono Descendente
CK A
B
C
D
Decimal
A
B
C
D
Decimal
0 1
Sem. 2014-I
29
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
2 3 4 5 6 7 8 9 10
Tabla 9.2
5)
Arme el circuito de la figura 9.2 y observe que sucede cuando el interruptor está en el punto A y posteriormente cuando está en el punto B.
Sw1
A 5V B
Vcc
J
PR
J
Q
PR
J
Q
CK CK
K
CL
K
Q
J
CK
CK
Q’
PR
CL
K
Q’
CL
PR
Q
CL
Q’
CK
Q’
K
Vcc A
B
D
C
Figura 9.2
Sem. 2014-I
30
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
CUESTIONARIO: 1. ¿Qué relación hay entre CK, A, B, C y D, con respecto a la frecuencia para el circuito de la figura 9.1? 2. Analice el circuito de la Fig. 9.2 y diga: a) ¿Qué sucede cuando el interruptor Sw 1 se encuentra en la posición A de la figura 9.2? b) ¿Qué sucede cuando está en la posición B?
CONCLUSIONES: BIBLIOGRAFIA:
Sem. 2014-I
31
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Diseñar, implementar y observar el funcionamiento de un contador síncrono con Biestables J-K (Flip-Flop J-K) para secuencia de conteo aleatorio.
INTRODUCCION: En los contadores síncronos, la señal de reloj es aplicada simultáneamente a todos y cada uno de los biestables. En este tipo de contadores, todos los Flip-Flops cambian su estado de salida al mismo tiempo, independientemente de la posición de la conexión en cascada. Todos los Flip-Flops del contador síncrono, por tanto, se deben de activar desde la misma señal de reloj, requiriendo entonces compuertas lógicas adicionales para activar o desactivar las entradas de los flip-flops (que no necesariamente deben de ser del tipo T) en los instantes apropiados. Para la elaboración de esta práctica, el alumno previamente diseñará un contador síncrono (con Flip-Flops J-K y con un mínimo de compuertas NAND). Se describirán los pasos necesarios para la elaboración de la práctica según los resultados obtenidos al diseño previo del contador síncrono.(pasarlo al previo)
EQUIPO Y MATERIAL: El alumno definirá el equipo y material necesario para el desarrollo de esta práctica.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. 2. 3. 4.
Simular los circuitos presentados en la práctica y los diseños. Justifique los diseños para esta práctica. Investigar las configuración de los Circuitos Integrados utilizados en esta práctica El alumno deberá traer los circuitos armados al entrar al laboratorio
PROCEDIMIENTO EXPERIMENTAL: 1) Arme el circuito de la figura 10.1 y llene la tabla 10.1, oprimiendo el botón “Sw” para el tiempo “t 0” Vcc
J
PR
Q
J
CK
K
CL
J
Q
Q’
A
K
CL
PR
Q
J
CK
CK
CK Sw
PR
K
Q’
CL
Q
CK
Q’
K
C
B
PR
CL
Q’
D
Figura 10.1 Sem. 2014-I
32
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
A
CK
B
C
D
Decimal
0 1 2 3 4 5 6 7 8 9 10 11
Tabla 10.1 2)
Diseño 1: Diseñar un circuito secuencial síncrono con F.F. J-K en base al diagrama de estados de la figura 10.2, los estados que no se encuentran en el diagrama el alumno definirá donde se van a conectar, compruebe el funcionamiento. 0
2
0 1
9
10
1
0
0 1
1 6
11
0
1
0
1 5
7
1
1
0
0 0
1 0
15
1 3
0
Figura 10.2 Sem. 2014-I
33
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
CUESTIONARIO: 1. ¿Qué relación hay entre CLK, A, B, C y D, con respecto a la frecuencia para elcircuito de la figura 9.1? 2. Para el circuito de la figura 9.1, cual es su funcionamiento de dicho circuito. 3. ¿Como conectaría el circuito de la figura 9.1 para que funcione como contador síncrono descendente?
CONCLUSIONES: BIBLIOGRAFIA:.
Sem. 2014-I
34
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
OBJETIVO: Inducir al alumno a la comprensión de los procesos que se requieren para escribir o leer información en una memoria de acceso aleatorio de estado sólido elemental.
INTRODUCCION: De nadie es ajeno el hecho de que estamos viviendo una especie de nueva “Revolución Industrial”, en la cual la computación es la base. El rápido desarrollo que ha tenido la computación digital en nuestra época se debe principalmente a la mejora en la tecnología de fabricación de circuitos integrados que realizan funciones especiales: éste es el caso de las memorias de acceso aleatorio (RAM). Aunque todas las RAM que se venden en circuitos integrados son de alta escala de integración, es interesante el estudio de una pequeña memoria de 4 localidades de 2 bits cada localidad, como la que muestra la presente práctica. Una parte importante en el estudio de las memorias, es el estudio de sus diagramas de tiempo, o sea, las secuencias que se deben seguir para leer o escribir en memoria algún dato. El sistema de memoria de acceso aleatorio lectura/escritura (de 4 x 2) de la Fig. 11.1 emplea 5 circuitos de baja y mediana escala de integración para simular todas las características de una RAM comercial, y poder así leer o escribir información binaria en ella. Así este sistema se puede dividir en cuatro partes: la sección de entrada de datos, la sección de selección de escritura, la sección de unidades de memoria y la sección de selección de s alida (ver Fig. 11.1). Es requisito para la realización de esta práctica que el alumno ya domine los circuitos selectores, decodificadores y biestables, que serán utilizados aquí.
ACTIVIDADES PREVIAS A LA PRÁCTICA: 1. Simular los circuitos presentados en la práctica y los diseños. 2. Investigar las configuración de los Circuitos Integrados utilizados en esta práctica 3. El alumno deberá traer los circuitos armados al entrar al laboratorio
EQUIPO Y MATERIAL: El alumno definirá el equipo y material necesario para el desarrollo de esta práctica.
PROCEDIMIENTO EXPERIMENTAL: 1) Arme el circuito de la Fig.11.1, dicho circuito es un sistema de memoria de acceso aleatorio de 4 localidades de 2 bits. 2) Una vez armado el circuito no desconecte la alimentación de voltaje en ningún momento, a menos que se indique lo contrario expresamente. 3) Identifique las terminales del sistema RAM (lectura/escritura) de la Fig. 11.1 como sigue: A1, A0
Líneas de entrada de direccionamiento (address); sirven para seleccionar una de las 4 localidades de memoria.
DI1, DI0 Líneas de entrada de datos (data input); cada “palabra” de 2 bits se introduce en la localidad de memoria seleccionada por medio de estas entradas. CS
Sem. 2014-I
Selección de sistema (chip select); cuando se encuentra en estado bajo activa al sistema de memoria, pudiéndose leer o escribir datos. Cuando se encuentra en estado alto desactiva al sistema, poniendo las 35
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
salidas abajo y deshabilitando las entradas, aunque sigue reteniendo la información previamente introducida. WR
Escritura (write); cuando está en estado bajo, pasa la información de las entradas DI1 y DI0 a las celdas de memoria direccionados.
DO1, DO0
Líneas de salida de datos (data output); estas salidas muestran los datos contenidos en la localidad direccionada, siempre que la entrada CS se encuentre en estado activo. (cero lógico).
DI0
D1
Q ’1
D2
Q ’2
SELECCIÓN DE SALIDA
(7475)
DI1
D3
Q ’3
D4
Q ’4
1C0 2C0
C1,2 C3,4
1C1
Y1
2C2
Y2
DO0 DO1
(74153) 1C2 C3,4 C1,2
2Y0 2Y1
2Y2 2Y3
(74155)
Vcc
B
A
G1 G2
D1
Q ’1
1C3
D2
Q ’2
2C3
(7475) 2G’ 2C’
2C2
D3
Q ’3
D4
Q ’4
B
A
K47 UNIDAD DE MEMORIA WR
Sw1 SELECCIÓN DE ESCRITURA
Figura 11.1
A1
A0
CS
4) Escriba en el sistema de memoria los datos de la Tabla 11.1, en las localidades de memoria indicadas, ejecutando la siguiente secuencia para cada localidad (ver Fig. 11.2): a) Colocar la dirección de la localidad a escribir en las líneas A 1, A0. b) Poner la entrada CS = 0 lógico (habilitador) c) Introducir los datos correspondientes por DI 1 y DI0 d) Poner la entrada WR momentáneamente a cero lógico pulsando el Sw1. Los datos puestos en DI 1 y DI0 deben aparecer en las salidas DO1 y DO0 en este momento. e) Retire los datos de DI1 y DI0 (ignórelos) Sem. 2014-I
36
Facultad de Estudios Superiores Cuautitlán
f)
Laboratorio de Sistemas Digitales
Ponga CS = 1 lógico (deshabilitador)
g) Retire la dirección introducida en A 1 y A0
Loc.
A1
A0
DO1
DO0
0
0
0
0
1
1
0
1
1
0
2
1
0
1
1
3
1
1
0
0
Tabla 11.1
a
b
A , A 1
c
0
f
g
Sistema habilitado
CS
1
e
Dirección valida
0
DI , DI
d
No importa
No importa
Datos validos
WR
Escribe
Figura 11.2
5) Proceda a verificar la permanencia de la información introducida, de acuerdo a la Tabla 11.2 Note que la secuencia de lectura de localidades es aleatoria (no necesariamente en orden). Complete la Tabla 11.2 siguiendo la secuencia que se da en la figura 11.3.
Loc.
A1
A0
1
0
1
3
1
1
0
0
0
2
1
0
3
1
1
DO1
DO0
Tabla 11.2
Sem. 2014-I
37
Facultad de Estudios Superiores Cuautitlán
a) b) c) d) e)
Laboratorio de Sistemas Digitales
Ponga la dirección indicada en las líneas A 1 y A0 Se pone CS = 0 lógico (habilitador) Lee los datos previamente almacenados, los cuales aparecen en DO 1 y DO0 Ponga CS = 1 lógico Retire la dirección de A1 y A0 a A1, A0
CS DO1, DO0
WR
b
c
d
e
Dirección valida Sistema habilitado
Datos validos WR = 1 Figura 11.3
6) Introduzca cualquier información a cualquier localidad de memoria, según la secuencia de la Fig. 11.2 7) Verifique nuevamente el contenido de las localidades de memoria, según la secuencia de la Fig. 11.3. Anota sus observaciones. 8) Retire momentáneamente la alimentación de voltaje (+5V) del sistema y procede a verificar nuevamente el contenido de todas las localidades, según la secuencia de la Fig. 11.3 Anote sus observaciones.
CUESTIONARIO: 1) ¿Qué es memoria de acceso aleatorio (RAM o RWM)? 2) ¿Qué utilidad tiene la entrada selectora (CS), cuando se desea implementar sistemas grandes de memoria? 3) ¿Coinciden los datos obtenidos en la Tabla 11.2, con los de la T abla 11.1, para las mismas localidades de memoria? Explique. 4) ¿Se destruye la información de una localidad de memoria cuando se lee ésta? 5) Según los puntos 6 y 7 del desarrollo, ¿Es posible alterar cualquier localidad sin necesidad de alterar las demás? 6) ¿Qué sucede cuando se le retira la alimentación al circuito de memoria? 7) ¿Cómo implementaría un sistema de memoria de 512 localidades de 4 bits cada una, utilizando circuitos integrados 74LS200 (256X1)? Haga el diagrama correspondiente. 8) Si un microprocesador comercial puede direccionar hasta 65,536 localidades de memoria de 8 bits (1 “Byte”) cada una, ¿cuántas líneas de dirección debe tener?
CONCLUSIONES: BIBLIOGRAFIA: Sem. 2014-I
38
Facultad de Estudios Superiores Cuautitlán
Laboratorio de Sistemas Digitales
HOJAS DE DATOS TÉCNICOS
Sem. 2014-I
39
Facultad de Estudios Superiores Cuautitlán
Sem. 2014-I
Laboratorio de Sistemas Digitales
40
Facultad de Estudios Superiores Cuautitlán
Sem. 2014-I
Laboratorio de Sistemas Digitales
41