I APLICACIONES 1.- CODIFICADORES
Son circuitos integrados digitales combinacionales que poseen 2n líneas de entrada y n líneas de salida; realizan la operación contraria a los decodificadores. Las líneas de entrada y salida pueden ser también activas en los dos niveles: alto o bajo. El circuito codificador responde de forma tal que coloca un código binario en la salida cuando una de sus entradas entradas se encuentra encuentra activa. En la figura 5.13 se puede observar un bloque codificador genérico con 2n entradas y n salidas. La figura figura 5.14 muestra un circuito codificador y su respectiva tabla de la verdad, diseñado con compuertas, el codificador posee 4 entradas entradas y 2 salidas activas en alto. Las ecuaciones son:
TABLA 5.1
El circuito de la figura 5.14 tiene la desventaja de no admitir mas de una entrada activa porque el código de salida será de condiciones inesperadas. Por ejemplo, si X3 y X2 están en alto al mismo tiempo y X1 = X0 = 0, entonces, se genera la salida O 1 O0 = 0 0 lo cual no era de esperarse. Por los motivos antes expuestos, este tipo de codificador no posee aplicaciones prácticas y en su lugar se utiliza el codificador con prioridad.
Codificadores de prioridad.
Para evitar el inconveniente presentado en los codificadores citados anteriormente y asegurar una salida binaria que responda correctamente, sin ambigüedades, a la señal de entrada, se debe diseñar un codificador de prioridad. Este circuito debe generar el código de salida correspondiente a la línea activa de entrada más significativa; de esta manera, al activarse simultáneamente más de una línea de entrada, éste colocará en la salida el código correspondiente a la más significativa. Las figuras 5.15 y 5.16 muestran el diseño de un codificador de prioridad con cuatro entradas. En la tabla 5.2 se pueden apreciar los valores irrelevantes (d) en las entradas ( X3 X2 X1 X0) menos significativas, la habilitación de grupo en la entrada (EI), las líneas de salida ( O1 O0) y el señalizador de grupo (SG), que indica si hay entrada activa.
La entrada EI=1 es común para todos los códigos; al cambiar a cero se desactivan todas las salidas, por lo tanto, se puede implementar con AND para cada salida. De la tabla 5.x y los mapas K se obtiene las funciones:
Y La cuales representan el circuito de compuertas para un codificador de prioridad.
La entrada EI en cero desactiva todas las salidas y la condición en las entradas es irrelevante. La señal de salida SG detecta cuando hay alguna entrada activa en el circuito, la compuerta NOR de cuatro entradas es la encargada de esto. Si alguna de sus entradas se coloca en uno, entonces la salida cambia a cero desactivando la compuerta AND que hace de llave para la salida SG. En este circuito la condición de que dos o más entradas estén activas al mismo tiempo no tiene importancia porque el código de salida corresponderá a la entrada más significativa. Por ejemplo, la condición anormal del codificador anterior es resuelta aquí: Si EI está activa y la combinación de entrada es: X3 X2 X1 X0 = 1 1 0 0, entonces la salida es O1=1 y O0=1.
Codificadores de prioridad MSI.
Los circuitos integrados codificadores más conocidos son los chips 74147 y 74148 de la familia TTL, los cuales son descritos en la tabla 5.3 y sus respectivos diagramas en las figuras 5.17 y 5.18.
Cuando la entrada de habilitación
EI
del chip 74148 está en nivel alto, todas las
líneas de entradas (X0,....,X7) son indiferentes, las salidas se desactivan, la línea de salida Enable Output GS
EO
se coloca en alto y el Señalizador de Grupos
también se desactiva. Esta condición es equivalente a la deshabilitación
del circuito integrado; sin embargo, no se debe confundir con la condición de salida para el cero (tercera fila de la tabla del 74148) ni con la condición cuando todas las entradas están desactivadas (segunda fila de la tabla). Estas tres condiciones están diferenciadas por los valores de las líneas de salida GS .
EO
y
Estas últimas son complementarias, el Enable Output es cero solo cuando no
hay entrada activa; también, el
GS
es cero cuando hay alguna entrada activa en el
codificador. En el ejemplo de la figura 5.19 se muestra un diagrama que corresponde a una aplicación
de un teclado lineal hexadecimal realizado con expansión de dos
codificadores 74148. Este circuito detecta cuando ha sido pulsada una o más teclas y la convierte en su correspondiente código binario de cuatro bits. Al presionar simultáneamente más de una tecla, entonces aparece en la salida (O0, O1, O2, O3), la combinación binaria de la tecla más significativa del código hexadecimal entrante. La línea de salida (T_P) indica, con un uno, el momento cuando se presiona alguna tecla.
