UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
Sistemas Digitales Taller No 3: Circuitos Secuenciales
Profesor: Carlos A. Fajardo
Bucaramanga, Colombia Febrero de 2016
1
1. Diseñe con compuertas lógicas un flip-flop tipo D.
2. Diseñe con compuertas lógicas un flip-flop tipo T.
3. A partir de un flip-flop JK diseñe: a. Un flip-flop tipo D b. Un flip-flop tipo T. 4. Diseñe por medio de un diagrama de bloques un contador ascendente módulo 11. El diseño se debe hacer utilizando, flip flops, Registros, multiplexores, compuertas lógicas, etc. 5. Diseñe por medio de un diagrama de bloques un contador ascendente de módulo variable. La salida del contador debe ser de 4 bits. El diseño se debe hacer utilizando: flip flops, registros, multiplexores, compuertas lógicas, etc. 6. Diseñe por medio de un diagrama de bloques un contador ascendente/descendente módulo 11. Tenga en cuenta que este contador debe tener un bit de entrada que indique si está en modo ascendente o descendente. El diseño se debe hacer utilizando: flip flops, registros, multiplexores, compuertas lógicas, etc.
7. Diseñe por medio de un diagrama de bloques un registro de 4 bits entrada serie – salida paralelo . El diseño se debe hacer utilizando: flip flops, registros, multiplexores, compuertas lógicas, etc.
8. Diseñe por medio de un diagrama de bloques un registro de 4 bits entrada paralelo – salida serie . El diseño se debe hacer utilizando: flip flops, registros, multiplexores, compuertas lógicas, etc.
9. Diseñe por medio de un diagrama de bloques un registro de 4 bits entrada serie – salida serie . El diseño se debe hacer utilizando: flip flops, registros, multiplexores, compuertas lógicas, etc.
10. Diseñe por medio de un diagrama de bloques un divisor de frecuencia, que divida la frecuencia en 10. El diseño se debe hacer utilizando: flip flops, registros, contadores, multiplexores, compuertas lógicas, etc. 11. Diseñe por medio de un diagrama de bloques un circuito anti-rebote que detecte rebotes de hasta 10 milisegundos de duración. Asuma que su reloj es 40KHz. El diseño se debe hacer utilizando: flip flops, registros, contadores, multiplexores, compuertas lógicas, etc.
2
12. Diseñe por medio de un diagrama de bloques un circuito cuya entrada y s alida sea la que se muestra en la siguiente figura:
CLK
Entrada
Salida
13. Suponga que usted es un sintetizador de VHDL. Sintetice la siguiente descripción VHDL y dibuje el diagrama de bloques del mismo (Diagrama RTL).
14. Diseñe por medio de un diagrama de bloques un circuito que cuente las veces que se oprime un pulsador. Asuma que el pulsador tiene rebotes de hasta 10 milisegundos y que su reloj es 10kHz. El diseño se debe hacer utilizando: flip flops, registros, contadores, multiplexores, compuertas lógicas, etc.
3
