ITNL MATERIA:
Principios Eléctricos y Aplicaciones Digitales
UNIDAD: 2 Nombre:
CINTHIA IVONNE GOMEZ RODRIGUEZ
N° Control:
11480022 3 de Diciembre de 2012
Contenido 2.1. Tablas de verdad y compuertas c ompuertas lógicas ............................................................................................................... 3 2.1.1 Not, Or Y And ................................................................................................................................................... 4
AND.......................................................................................................................................................................... 4 OR ............................................................................................................................................................................ 5 NOT .......................................................................................................................................................................... .......................................................................................................................................................................... 6 2.1.2 Otras (NOR, NAND, XOR, etc.) ......................................................................................................................... 6
XOR ......................................................................................................................................................................... 6 NAND ....................................................................................................................................................................... 7 NOR ......................................................................................................................................................................... 8 XNOR .................................................................................................................................................................... 10 2.2.3 Expresiones booleanas .................................................................................................................................. 10 2.2 Diseño de circuitos combinacionales combinacionales .................................................................................................................. 11 2.2.1 Metodología de diseño .................................................................................................................................. 12 2.2.2 Minitérminos y Maxitérminos. ...................................................................................................................... 13 2.2.3 Técnicas de simplificación ............................................................................................................................. 14 2.2.3.1Teoremas y postulados del algebra de Boole .................. ........................... .................. .................. .................. .................. ................... ................... ................ .......14 2.2.3.2 Mapas Karnaugh ..................................................................................................................................... 19 2.2.4 Implementación y aplicación de circuitos combinacionales .................... ............................. .................. .................. .................. ................... ................. .......21 2.3 Lógica secuencial secuencial.................................................................................................................................................. .................................................................................................................................................. 25 2.3.1 FLIP-FLOP con compuertas. ........................................................................................................................... 25 2.3.2 FLIP-FLOP JK, SR, D ......................................................................................................................................... 26 2.3.3 Diseño de circuitos secuenciales ................................................................................................................... 27 2.3.4 Aplicación de circuitos secuenciales .............................................................................................................. 28 2.4 Familias lógicas .................................................................................................................................................... 28 2.4.1 TTL ................................................................................................................................................................. 29 2.4.2 ECL ................................................................................................................................................................. 31 2.4.3 MOS ............................................................................................................................................................... 32 2.4.4 CMOS ............................................................................................................................................................. 32 2.4.5 Bajo voltaje (LVT, LV, LVC, ALVC) ................................................................................................................... 33
2
UNIDAD 2. Electrónica Digital 2.1. Tablas de verdad y compuertas lógicas La tabla de verdad es un instrumento utilizado para la simplificación de circuitos digitales a través de su ecuación booleana, pueden tener muchas columnas, pero todas las tablas funcionan de igual forma. Hay siempre una columna de salida (última columna a la derecha) que representa el resultado de todas las posibles combinaciones de las entradas. El número total de columnas en una tabla de verdad es la suma de las entradas que hay + 1 (la columna de la salida).
El número de filas de la tabla de verdad es la cantidad de combinaciones que se pueden lograr con las entradas y es igual a 2n, donde n es el número de columnas de la tabla de verdad (sin tomar en cuenta la columna de salida) Ejemplo: en la siguiente tabla de verdad hay 3 columnas de entrada, entr ada, entonces entonc es habrán: habrá n: 23= 8 combinaciones combinaciones (8 filas) Un circuito con 3 interruptores de entrada (con estados binarios "0" o "1"), tendrá 8 posibles combinaciones. Siendo el resultado (la columna salida) determinado por el estado de los interruptores de entrada.
Los circuitos lógicos son básicamente un arreglo de interruptores, conocidos como "compuertas lógicas" (compuertas AND, NAND, OR, NOR, NOT, etc.). Cada compuerta lógica tiene su tabla de verdad.
3
Si pudiéramos ver con más detalle la construcción de las "compuertas lógicas", veríamos que son circuitos constituidos por transistores, por transistores, resistencias, diodos, etc., conectados de manera que se obtienen salidas específicas para entradas específicas. La utilización extendida de las compuertas lógicas, simplifica el diseño y análisis de circuitos complejos. La tecnología moderna actual permite la construcción de circuitos integrados (ICs) que se componen de miles (o millones) de compuertas lógicas. Una compuerta lógica, es un dispositivo electrónico el cual es la expresión física de un operador booleano operador booleano en la lógica de conmutación. Cada puerta lógica consiste en una red de dispositivos interruptores que cumple las condiciones booleanas para el operador particular. Son esencialmente circuitos de conmutación integrados en un chip. 2.1.1 Not, Or Y And AND
Puerta AND con transistores
Símbolo de la función lógica AND: a) Contactos, b) Normalizado y c) No normalizado La puerta lógica Y, más conocida por su nombre en inglés AND ( ), realiza la función booleana de producto lógico. Su símbolo es un punto (·), aunque se suele omitir. Así, el producto lógico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B. La ecuación característica que describe el comportamiento de la puerta AND es:
Su tabla de verdad es la siguiente: Tabla de verdad puerta AND Entrada
4
Entrada
Salida
0
0
0
0
1
0
1
0
0
1
1
1
OR
Puerta OR con transistores
Símbolo de la función lógica O: a) Contactos, b) Normalizado y c) No normalizado La puerta lógica O, más conocida por su nombre en inglés OR ( de suma lógica.
), realiza la operación
La ecuación característica que describe el comportamiento de la puerta OR es:
Su tabla de verdad es la siguiente: Tabla de verdad puerta OR Entrada
Entrada
Salida
0
0
0
0
1
1
1
0
1
1
1
1
Podemos definir la puerta O como aquella que proporciona a su salida un 1 lógico si al menos una de sus entradas está a 1.
5
NOT
Símbolo de la función lógica NO: a) Contactos, b) Normalizado y c) No normalizada La puerta lógica NOT realiza la función booleana de inversión o negación de una variable lógica. Una variable lógica A a la cual se le aplica la negación se pronuncia como "no A" o "A negada".
Puerta NOT con transistores La ecuación característica que describe el comportamiento de la puerta NOT es:
Su tabla de verdad es la siguiente: Tabla de verdad puerta NOT Entrada
Salida
0
1
1
0
Se puede definir como una puerta que proporciona el estado inverso del que esté en su entrada. 2.1.2 Otras (NOR, NAND, XOR, etc.) XOR
Símbolo de la función lógica O-exclusiva: a) Contactos, b) Normalizado y c) No normalizado
6
La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana A'B+AB'. Su símbolo es el más (+) inscrito en un círculo. En la figura f igura de la derecha pueden observarse observarse sus símbolos en electrónica. La ecuación característica que describe el comportamiento de la puerta XOR es: |Su tabla de verdad es la siguiente:
Tabla de verdad puerta XOR Entrada
Entrada
Salida
0
0
0
0
1
1
1
0
1
1
1
0
Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. NAND
Símbolo de la función lógica NAND: a) Contactos, b) Normalizado y c) No normalizado La puerta lógica NAND, más conocida por su nombre en inglés NAND, realiza la operación de producto lógico negado. En la figura de la derecha pueden observarse sus símbolos en electrónica.
7
Puerta NAND con transistores La ecuación característica que describe el comportamiento de la puerta NAND es:
Su tabla de verdad es la siguiente:
Tabla de verdad puerta NAND Entrada
Entrada
Salida
0
0
1
0
1
1
1
0
1
1
1
0
Podemos definir la puerta NO-Y como aquella que proporciona a su salida un 0 lógico únicamente cuando todas sus entradas están a 1. NOR
Símbolo de la función lógica NOR: a) Contactos, b) Normalizado y c) No normalizado
8
La puerta lógica NOR, más conocida por su nombre en inglés NOR, realiza la operación de suma lógica negada. En la figura de la derecha pueden observarse sus símbolos en electrónica.
Puerta NOR con transistores La ecuación característica que describe el comportamiento de la puerta NOR es:
Su tabla de verdad es la siguiente:
Tabla de verdad puerta NOR Entrada
Entrada
Salida
0
0
1
0
1
0
1
0
0
1
1
0
Podemos definir la puerta NOR como aquella que proporciona a su salida un 1 lógico sólo cuando todas sus entradas están a 0. La puerta lógica NOR constituye un conjunto completo de operadores.
9
XNOR
Símbolo de la función lógica equivalencia: a) Contactos, b) Normalizado y c) No normalizado La puerta lógica equivalencia, realiza la función booleana AB+~A~B. Su símbolo es un punto (·) inscrito en un círculo. En la figura de la derecha pueden observarse sus símbolos en electrónica. La ecuación característica que describe el comportamiento de la puerta XNOR es:
Su tabla de verdad es la siguiente: Tabla de verdad puerta XNOR Entrada
Entrada
Salida
0
0
1
0
1
0
1
0
0
1
1
1
Se puede definir esta puerta como aquella que proporciona un 1 lógico, sólo si las dos entradas son iguales, esto es, 0 y 0 ó 1 y 1 (2 encendidos o 2 apagados). Sólo es verdadero si ambos componentes tiene el mismo valor lógico.
2.2.3 Expresiones booleanas
Las expresiones booleanas, cuyo nombre se debe a George Boole (1815-1864). Las expresiones booleanas son utilizadas con frecuencia f recuencia en distintos dist intos lenguajes de programación. progr amación. Una expresión expr esión booleana es la interpretación de un Logigrama, es decir, es una función lógica Por ejemplo si tenemos una compuerta AND de dos entradas en donde las entradas son A, B y la salida esta denotada por la letra X. Se puede concluir la siguiente expresión booleana: así como si fuera una OR, sería Así de una expresión booleana podremos pasar a un Logigrama y viceversa.
10
2.2 Diseño de circuitos combinacionales Los circuitos lógicos se clasifican en dos tipos, “combinacional” y “secuencial”. Un circuito lógico
combinacional es aquel cuyas salidas dependen solamente de sus entradas actuales. Sin embargo, las salidas de un circuito secuencial dependen no sólo de sus entradas actuales. Sino también de la secuencia anterior de las entradas, quizás arbitrariamente lejos en el pasado. Este tipo de circuitos se analizaran en el apartado 2.3.Un circuito combinacional puede contener una cantidad arbitraria de compuertas lógicas e inversores pero no lazos de retroalimentación. Un lazo de retroalimentación retroalime ntación es la trayectoria tr ayectoria de una señal en un circuito ci rcuito que permite per mite que la salida de una compuerta se propague de regreso hacia la entrada de esa misma compuerta; un lazo de esa naturaleza generalmente crea un comportamiento secuencial en el circuito. En el análisis de un circuito combinacional comenzamos con un diagrama lógico y procedemos hasta una descripción formal de la función que realiza el circuito, tal como una tabla de verdad o una expresión lógica. En la síntesis hacemos lo contrario, comenzamos con una descripción formal y procedemos hasta un diagrama lógico. El problema del diseño o síntesis consiste en determinar un circuito que cumpla con unas determinadas especificaciones, tanto de comportamiento como de funcionalidad.
11
Este problema se puede dividir en dos partes: • Obtención de la función de conmutación que cumpla la funcionalidad deseada. • Obtención de los circuitos que implementa dicha función con el comportamiento deseado 2.2.1 Metodología de diseño La obtención de la función de conmutación a partir de unas especificaciones no tiene una metodología establecida sino que depende de la pericia del diseñador y de la precisión de las especificaciones
dadas. Consideremos el siguiente ejemplo para observar la metodología. Vamos a considerar el diseño del sistema mostrado en la figura. Se trata de un sistema que maneje el estado de operación de una línea de montaje que dispone de dos sensores: peso en la cinta (A), y fin de la cinta (B). El sistema debe ser tal que los motores deben actuar siempre y cuando haya algo en la cinta. La función de conmutación que cumpla estas especificaciones puede ser la mostrada en la misma figura, es decir, exista un peso sobre la cinta (A=1) y no haya llegado al final (B=0).
Identificar el número de entradas y salidas. El primer paso a seguir es la construcción de la tabla de verdad, la cual menciona que tendrá dos entradas una que indicara el peso en la cinta (A) y otra que indicara el fin de la cinta (B). 2. Identificar las posibles combinaciones. Las posibles combinaciones que tendrá esta tabla de verdad sean donde n es el número de entradas. Para este caso son dos entradas, por lo tanto es ; son 4 combinaciones posibles. 3. Identificar el comportamiento de la salida. La única forma, en que debe encender el motor es en la condición cuando A=1 y B=0. Por lo tanto se busca esta combinación de las entradas y se marca la salida
1.
“Y” como uno o encendido y las demás como apagado o cero.
4. Elaborar la tabla de verdad. En esta sección se crea la verdad, del análisis de los otros tres puntos, quedando de la siguiente manera.
5. Describe su función lógica. El siguiente paso es elaborar su función lógica, esta se puede construir a partir del enunciado o por medio de la tabla de verdad, quedando de la siguiente forma, , ya que tienen que suceder las dos condiciones para que se encienda, se utiliza una compuerta lógica AND, y la entrada B se observa que debe estar en cero lo que se traduce en una NOT.
12
6. Construcción del Logigrama. El último paso es la construcción del Logigrama la cual se procede a partir de la función lógica.
2.2.2 Minitérminos y Maxitérminos.
Una función del álgebra de Boole es una variable binaria cuyo valor es igual al de una expresión algebraica en la que se relacionan entre si las variables binarias por medio de las operaciones básicas. Producto lógico, suma lógica e inversión. Se representa una función lógica por la expresión f(a, b, c,. ..,); el valor lógico de f, depende de las variables a, b, c. . .Se llama término canónico de una función lógica a todo producto o suma en la cual aparece todas las variables en su forma directa o inversa una sola vez. Al primero de ellos se les llama producto canónico (mini términos) y al segundo suma canónica (maxi términos). Forma canónica suma de productos (Minitérminos)
Es aquella constituida exclusivamente por términos canónicos productos (Minitérminos) sumados que aparecen una sola vez.
Para simplificar la escritura en forma de suma de productos, se utiliza una notación especial. A cada
minitérmino se le asocia un número binario de n bits resultantes de considerar como 0 las variables complementadas y como 1 las variables no complementadas. Así por ejemplo el minitérmino corresponde a la combinación x = 0, y = 0, z = 1 que representa el número binario 001, cuyo valor decimal es 1. Este minitérmino se identifica entonces como m1.
Forma canónica producto de sumas (Maxitérminos)
Es aquella constituida exclusivamente exclusivamente por términos canónicos canónicos sumas (maxitérminos) (maxitérminos) multiplicados multiplicados que aparecen una sola vez.
Análogamente Análogamente al caso anterior, se puede simplificar la expresión de la función, indicando indicando los
maxitérminos. Sin embargo, en este caso se hace al contrario que antes. A cada maxitérmino se le asocia un número binario de n bits resultantes de considerar como 1 las variables complementadas y como 0 las variables no complementadas. Así por ejemplo el maxitérmino corresponde a combinación x = 0, y = 0, z = 0 que representa el número binario 000, cuyo valor decimal es 0. A este maxitérmino se identifica entonces como M0.
13
De esta forma, la función: Se puede expresar como: 2, 3.
que quiere decir el producto de los maxitérminos 0,
2.2.3 Técnicas de simplificación Método algebraico. Para la simplificación por este método no sólo basta con conocer todas las propiedades y teoremas del
álgebra de Boole, además se debe desarrollar una cierta habilidad lógico matemática. Se comienza simplificando la siguiente función:
Observando cada uno de los sumandos se puede ver que hay factores comunes en los sumandos2do, con 5to y 4to con 5to que conllevan a la simplificación. Luego:
El término 5to se ha tomado dos veces, de acuerdo con el teorema 3 visto anteriormente a + a = a, y aplicando el teorema 6 también ya descrito se tiene:
Repitiendo nuevamente el proceso:
Como se puede apreciar, el método algebraico no resulta cómodo y lo que es peor, una vez simplificada una ecuación p ueden quedar serias dudas acerca de si se ha conseguido simplificarla al máximo. El método gráfico resuelve estos inconvenientes 2.2.3.1Teoremas 2.2.3.1 Teoremas y postulados del algebra de Boole
El Álgebra de Boole, fue presentada originalmente por el inglés George Boole, en el año de 1854en su artículo "An Investigation of the Laws of Thoght...", sin embargo, las primeras aplicaciones a circuitos de conmutación fueron desarrolladas por Claude Shannon en su tesis doctoral "Análisis simbólico de los circuitos de conmutación y relés" hasta 1938. Los diversos teoremas y postulados nos servirán para simplificar las expresiones y los circuitos lógicos.
14
Teoremas del algebra Boole
15
16
17
18
2.2.3.2 Mapas Karnaugh Si se quiere realizar eficazmente la simplificación de las funciones de conmutación se debe contar con
un método sistemático que proporcione un camino para lograr el objetivo de manera segura, un método de este tipo son los mapas de Karnaugh, que pueden ser aplicados en funciones de conmutación hasta de seis variables. Los mapas de Karnaugh no son más que una extensión de los conceptos de las
19
tablas de verdad, diagramas de Venn y Minitérminos, lo que se evidencia en la transformación de un diagrama de Venn en un mapa de Karnaugh. Se considera un diagrama de Venn (figura a) de dos variables A y B representadas mediante las subdivisiones del conjunto universal.
En la figura b se observan las subdivisiones ajenas únicas del diagrama de Venn representadas por las intersecciones: AB, AB; AB; A B; siendo estas últimas no más que los Minitérminos de dos variables: m0, m1, m2, m3 (figura c). Se puede ajustar las áreas del diagrama de Venn de manera que todas sean iguales conservando la característica de que las áreas adyacentes en el diagrama de Venn también lo son en la figura d, pero ahora una mitad del diagrama representa a la variable A y la otra mitad a la variable B. Puesto que cada cuadrado representa un minitérmino se puede omitir la letra m y dejar sólo el subíndice (figura e) siendo esta una forma del mapa de Karnaugh. En la figura f se puede observar otra forma del mapa de Karnaugh en el que la asociación de un cuadrado de un mapa con una variable en particular, por ejemplo A, se indica como 0 para A y 1para A. Es de notar la correspondencia de los mapas de Karnaugh con las tablas de verdad ya que por cada minitérmino existe una fila en la tabla de verdad, mientras que en el diagrama existe un cuadrado; esta observación se extiende también para los maxitérminos. Para simplificar una función lógica por el método de Karnaugh se llevan a cabo los siguientes pasos: 1. Se dibuja el diagrama correspondiente al número de variables de la función a simplificar. 2. Se coloca un 1 en los cuadros correspondientes a los términos canónicos que forman parte de la
función en el caso de los minitérmino, mientras que cuando se trabaja con maxitérminos se pone un 0. 3. Se agrupan mediante lazos los 1 de casillas adyacentes siguiendo estrictamente las siguientes
reglas: a) Dos casillas son adyacentes cuando se diferencian únicamente en el estado de una sola variable.
20
b) Cada lazo debe contener el mayor número de 1 posibles, siempre que dicho número sea potencia
de 2 (1, 2, 4, etc.). c) Los lazos pueden quedar superpuestos y no importa que haya cuadrículas que pertenezcan a dos o
más lazos diferentes. d) Se debe tratar de conseguir el menor número de lazos con el mayor número de 1posibles. 4. La función simplificada tendrá tantos términos como lazos posea el diagrama. Cada tér mino se
obtiene eliminando la o las variables que cambien de estado en el mismo lazo. 2.2.4 Implementación y aplicación de circuitos combinacionales La implementación de un sistema combinacional consiste en traducir el enunciado de un problema concreto a variables y funciones booleanas cuya tabla de verdad permita encontrar un circuito lógico. Usando álgebra de Boole es posible obtener una gran variedad de equivalencias entre símbolos de puertas lógicas y diagramas de alambrado de circuitos lógicos. A continuación se muestran sólo algunas equivalencias sencillas:
Solamente hay que recordar los símbolos y su tabla de verdad, la cual se observa en la siguiente figura.
Empleando la expresión lógica de la función que realiza, se puede construir el circuito lógico, para realizar esto se va escribiendo a la salida de cada puerta lógica la expresión correspondiente en términos de las entradas. Aplicaciones Aplicaciones de los circuitos circuitos combinacional combinacionales es •
Multiplexores
21
• • • • • • •
Codificadores Decodificadores y Demultiplexores Decodificadores excitadores. Generadores comprobadores de paridad Comparadores Binarios Circuitos sumadores Circuitos restadores. restadores.
Codificadores
Un codificador tiene varias líneas de entrada, sólo una de las cuales se activa en un momento dado, y produce un código de salida de N bits, según la entrada que se active. La figura es el diagrama general de un codificador con M entradas y N salidas. Aquí las entradas son activas en ALTO, lo cual significa que normalmente son BAJAS.
Codificador Decodificador
Un decodificador es un circuito lógico que acepta un conjunto de entradas que representan número binarios y que activan solamente la salida que corresponde a dicho dato de entrada. En otras palabras, un decodificador mira a sus entradas, determina que numero binario está presente y activa la salida correspondiente a dicho número. Todas las otras salidas permanecerán inactivas.
Decodificador de dos entradas a 4 salidas Multiplexor
22
Un multiplexor o selector de datos es un circuito lógico que acepta varias entradas de datos y permite sólo a una de ellas alcanzar la salida. La dirección deseada de los datos de entrada hacia la salida es controlada por entradas de SELECCIÓN (que algunas veces se conocen como entradas de DIRECCIÓN).La figura muestra el diagrama funcional de un multiplexor general (MUX). En este diagrama las entradas y salidas se trazan como flechas anchas en lugar de líneas; esto indica que éstas pueden ser una o más líneas de señales.
Multiplexores de Demultiplexador
Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un De multiplexor efectúala operación contraria; toma una sola entrada y la distribuye en varias salidas. En otras palabras, el demultiplexor toma una fuente de datos de entrada y la distribuye selectivamente a uno de N canales de salida, igual igu al que un interruptor interrupt or de posiciones posicione s múltiples. En la figura siguiente s iguiente se observa obser va un de multiplexor de cuatro salidas.
Comparadores de magnitud.
Es un circuito combinacional que compara dos cantidades binarias de entrada y genera salidas que indican qué qu é palabra tiene la mayor magnitud, m agnitud, Menor magnitud o si son iguales. Un ejemplo de comparador de magnitud es el 74HC85, 74LS05 ó 7485. El cual es un comparador de 4 bits. Los comparadores de magnitud comparan dos números binarios sin signo de cuatro bits cada uno. Uno de ellos es la palabra A, y el otro la palabra B. En este caso, las palabras A y B representan cantidades numérica.
23
Comparador de Magnitud de 4 bits Circuitos sumadores. sumadores.
Un sumador es un circuito lógico que calcula la operación suma. En los computadores modernos se encuentra en lo que se denomina Unidad aritmético lógica (ALU).Generalmente realizan las operaciones aritméticas en código binario decimal o BCD exceso 3, por regla general los sumadores emplean el sistema binario. En los casos en los que se esté empleando un complemento a dos para representar números negativos el sumador se convertirá en un sumador-sustractor ( Adder-subtracter ). Las entradas son A, B, ; A y B, son la entrada de bits y es la entrada de acarreo. Por otra parte, la salida es S y es la salida de acarreo. En la siguiente tabla muestra los resultados de este circuito.
Circuito Restador.
24
Se realizan mediante sumadores, ya que la resta de dos números es la suma de uno con el negativo del otro.
Semirestador
2.3 Lógica secuencial A diferencia de los sistemas combinacionales, en los sistemas secuenciales, los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores de las entradas endicho momento, sino también dependen del estado interno. El sistema secuencial más simple es el biestable, de los cuales, el de tipo D (o cerrojo) es el más utilizado actualmente. La mayoría de los sistemas secuenciales están gobernados por señales de reloj. A éstos se los denomina "síncronos" o "sincrónicos", a diferencia de los "asíncronos" o "asincrónicos" que son aquellos que no son controlados por señales de reloj. En todo sistema secuencial se encuentra: • • •
Un conjunto finito, n, de variables de entrada ( ). Un conjunto finito, m, de estados internos, de aquí que los estados secuenciales también sean denominados autómatas finitos. Estos estados proporcionan m variables internas ( ). Un conjunto finito, p, de funciones de salida ( ).
Los biestables y los flip flops son los bloques constitutivos de la mayoría de los circuitos secuenciales. Los sistemas digitales típicos usan biestables y flip flops que son dispositivos pre-empaquetados y especificados de manera funcional en un circuito integrado estándar. En el ambiente ASIC (Application Specific Integrated Circuit), los biestables y los flip flops son celdas típicamente pre- definidas especificadas por el vendedor de ASIC. Sin embargo , dentro de un IC Integrated Circuit) estándar o un ASIC, cada biestable o flip flop está diseñado como un circuito secuencial retroalimentado mediante
compuertas lógicas individuales y lazos de retroalimentación.
2.3.1 FLIP-FLOP con compuertas. Un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. Estas construcciones se muestran en los diagramas lógicos. Cada circuito forma un flip-flop básico del cual se pueden construir uno más complicado. La conexión de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentación. Por esta razón, los circuitos se clasifican como circuitos secuenciales asincrónicos. Cada flip-flop tiene dos salidas, Q y Q´ y dos entradas S (set) y R (reset). Este tipo de flip-flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las letras R y S son las iníciales de los nombres en inglés de las entradas (reset, set).
25
2.3.2 FLIP-FLOP JK, SR, D Los Fip-Flops son utilizados en circuitos que requieren de una realimentación o de una memoria, y la utilidad de estos radica en que realizan el cambio a un estado siguiente en sincronismo con los pulsos de una señal de reloj, lo que no ocurre con los biestables. Es por esto que nace la necesidad de tener Fip-Flops, ya que se pueden presentar cambios en el sistema de acuerdo con las entradas, pero al mismo tiempo con una señal de reloj. Flip flop S-R maestro/esclavo
Se indicó antes que los biestables S- R son útiles en aplicaciones de “control”, donde se pueden tener condiciones independientes para iniciar (poner en 1) y despejar (poner en 0) un bit de control. Si se supone que el bit de control sólo cambia en ciertos momentos con respecto a una señal de reloj, entonces se necesita un flip -flop S-R que, a semejanza de un biestable D, sólo cambia sus salidas con cierto borde de la señal de reloj. Al igual que un biestable biestable D, el flip flop S -R sólo cambia sus salidas en el borde descendente de la señal
de control C. Sin embargo, el nuevo valor de salida depende de los valores de entrada, no sólo durante el flanco descendente, sino durante todo el intervalo en el que C está ALTO previo al flanco
descendente. Un posible diseño para el flip flop S -R maestro/esclavo utilizando biestables S- R se muestra en la figura
Flip flop J -K -K maestro/esclavo
El problema de qué hacer cuando S y R están activas simultáneamente se resuelve con un flip flop J -K
maestro/esclavo. Las entradas J y K son análogas a S y R; sin embargo, el hecho de que J esté activo, activa la entrada S del biestable maestro sólo si la salida Q del flip flop es 1 en ese momento (o sea, Q
es 0), y al activar K, se activa la entrada R del biestable maestro sólo si Q es 1 en ese momento. Por lo tanto, si J y K están activas simultáneamente el flip flop pasa al estado opuesto de su estado presente. Un posible diseño para el flip flop J -K maestro/esclavo empleando biestables S-R se muestra en la figura.
26
Flip flop D maestro/esclavo
Un flip flop D disparado por flanco positivo combina un par de biestables D, para crear un circuito que
muestre sus entradas D y cambie sus salidas Q y Q sólo en el borde de ascenso de una señal Cde control. Al primer biestable se le conoce como el maestro; está abierto y sigue la entrada cuando C está bajo. Cuando C pasa a alto, el biestable maestro cierra y su salida se transfiere al segundo biestable,
llamado el biestable esclavo. El biestable está abierto todo el tiempo que Cestá alto, aunque cambia al inicio de este intervalo, debido a que el biestable maestro se cierra y no cambia durante el resto del intervalo. Un posible diseño para el flip flop D maestro/esclavo haciendo uso de biestables D se muestra en la figura.
2.3.3 Diseño de circuitos secuenciales El procedimiento para el diseño de circuitos secuenciales es más laborioso que el de análisis, ya que intervienen más factores tales como: interpretación correcta del diseño, tipo de flip-flop a emplear, asignación de estados, etc. Los circuitos circuit os secuenciales de acuerdo a su funcionamiento funcionamien to pueden clasificarse como: •Detectores de secuencias de código. •Contadores estándar y registros. •Generadores de código secuencial. •Controladores de sistemas multi entradas. Con respecto al tipo de flip-flop empleado al diseño, cabe
mencionar que para el caso de contadores de anillo y registros se prefiere el flip-flop D. El tipo T es la mejor elección si lo que se va a diseñar es un circuito contador. El JK es un flip-flop de uso general y puede usarse para cualquier diseño secuencial.
27
A continuación continuación se enumeran enumeran los pasos requeridos requeridos para un el el diseño de un circuito secuencial. secuencial. 1) Recibir las especificaciones del diseño. 2) Analizar detenidamente las especificaciones para entender la conducta operativa del circuito que se quiere diseñar (punto crítico). 3) Hacer un diagrama a bloques mostrando todas las entradas y salidas. 4) Desarrollar un diagrama de estados “primitivo”. 5) Desarrollar una tabla de estados a partir del diagrama de estados primitivos y eliminar los posibles estados redundantes o equivalentes. Entendiendo por estos últimos todos aquellos estados en los que para entradas iguales tengan el mismo estado siguiente y la misma salida. 6) Elaborar un diagrama de estados simplificado. 7) Hacer la asignación de estados de acuerdo a las siguientes reglas. Regla 0: El estado inicial del circuito debe asignarse a la celda 0 del mapa. Regla 1: Estados que tengan iguales estados siguientes para una condición de entrada, deberán tener asignaciones que puedan ser agrupadas en celdas lógicamente adyacentes. Regla 2: Estados que sean el estado siguiente de un estado dado, deberán tener asignaciones que puedan ser agrupados en celdas lógicamente adyacentes. Regla 3: Estados que tengan salidas idénticas deberán ser agrupados en celdas lógicamente adyacentes. 8) Si existiera alguna discrepancia, se deberá dar preferencia a las condiciones de adyacencia que ocurran más de una vez y a las que estén impuestas por las reglas 1 y 3. 9) La asignación adecuada de estados nos simplificará el diseño del circuito. 10) Construir una tabla de estados utilizando la asignación elegida. 11) Hacer los mapas de Karnaugh utilizando la tabla de estados, para la lógica del decodificador de próximo estado. 12) Hacer la elección de los elementos de memoria. 13) Desarrollar la lógica del decodificador de salida. 14) Hacer el diagrama lógico del diseño. 2.3.4 Aplicación de circuitos secuenciales En cualquier elemento que sea necesario almacenar algún parámetro, es necesario un sistema secuencial. Así, cualquier elemento de programación (o lo que es lo mismo, con más de una función) necesita un sistema secuencial. Los Flips-flops son utilizados para hacer contadores, registros, son las bases de las memorias actuales, aunque ya no los tengan físicamente incorporados. Los contadores son circuitos secuenciales que cambian de estado ante cambio de una señal de entrada evolucionando cíclicamente entre un número concreto de estados. En los contadores síncronos la señal que marca el cambio de estado es, básicamente, la señal de reloj. Existen muy variados tipos de contadores para aplicaciones muy diversas aplicaciones. En su visión básica un registro paralelo de n bits realiza la misma función que el biestable D para 1bit, es decir, ante pulso de reloj cambia el estado para que refleje el valor de un conjunto de entradas. Dicho estado se mantiene hasta el siguiente pulso de reloj.
2.4 Familias lógicas Las células fundamentales en los circuitos digitales son las puertas lógicas descritas en la unidad anterior. Existen una gran variedad de tecnologías que permiten la realización física de estas puertas. Aunque ciertamente se pueden construir puertas lógicas usando dispositivos neumáticos, hidráulicos y electromecánicos, en este curso se aborda principalmente el uso de dispositivos electrónicos, y más especialmente los dispositivos integrados, más que los discretos.
28
La Lógica con transistores discretos tiene grandes desventajas, especialmente porque cuando se acoplan puertas en seguida de otra, las corrientes que se establecen no son siempre las mismas y cuando la red se hace grande se pueden tener grandes desequilibrios de corriente. Lo que puede llegar a hacer que las puertas no funcionen como se espera. Además, el espacio ocupado es grande y la velocidad de respuesta no es óptima. Por lo anterior al final de la década de los 60's y principios de los 70's los módulos discretos fueron reemplazados por circuitos integrados. A continuación se describirán cinco tipos de familias de circuitos integrados, que por su aparición en orden cronológico éstas son: • • • • • • • • • • • •
DL (Lógica Diodo) RTL (Lógica Resistencia-Transistor) Resistencia-Transistor) DTL (Lógica ( Lógica Diodo-Transistor) Diodo-Transistor) HTL (Lógica de alto umbral) ECL (Lógica de Acoplamiento de Emisor) TTL (Lógica Transistor-Transistor) MOS (Semiconductor Óxido Metal) PMOS (MOS tipo-P) NMOS (MOS tipo-N) CMOS (MOS Complementario) BiCMOS (CMOS Bipolar) IIL ó L (Lógica Inyección Integrada)
2.4.1 TTL En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son transistores bipolares. Aunque la tecnología TTL tiene su origen en los estudios de Sylvania, fue Signetics la compañía que la popularizó por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild Semiconductor y Texas Instruments, principalmente. Texas Instruments inmediatamente pasó a fabricar TTL, con su familia 74xx que se convertiría en un estándar de la industria. Sus características son las siguientes: • Su tensión de alimentación característica se halla comprendida entre los 4,75v y los 5,25V(como se ve un rango muy estrecho). • Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,2V y 0,8Vpara el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). • La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc. y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 250 MHz. • Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas). • TTL trabaja normalmente con 5V.
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir: • TTL: Serie estándar •TTL-L (low power): Serie de bajo consumo •TTL-S (schottky): Serie rápida (usa (us a diodos Schottky )
29
•TTL-AS (advanced schottky): Versión mejorada de la serie anterior •TTL-LS (low power schottky): Combinación de las tecnologías L y S (es la familia más
extendida). •TTL-ALS (advanced low power schottky) : Versión mejorada de la serie LS •TTL-F (FAST: Fairchild advanced schottky) •TTL-AF (advanced FAST): Versión mejorada de la serie F •TTL-HCT (high speed C-MOS): Serie HC dotada de niveles lógicos compatibles con TTL •TTL-G (GHz C-MOS): GHz ( From PotatoSemi)
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra: • • •
Etapa de entrada por emisor. Se utiliza un transistor multi emisor en lugar de la matriz de diodos de DTL. Separador de fase. Es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase. Driver. Está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias: 74N, 74Ly 74H difieren principalmente en el valor de las resistencias de polarización, pero la mayoría de los74LS (y no 74S) carecen del transistor multi emisor característico de TTL. En su lugar llevan una matriz de diodos Schottky (como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interface con CMOS. También es bastante común, en circuitos conectados a buses, colocar un transistor PNP a la entrada de cada línea, para disminuir la corriente de entrada y así cargar menos el bus. Existen dispositivos de interface que integran impedancias de adaptación al bus para disminuir las reflexiones u aumentar la velocidad. A la familia inicial 7400, o 74N, pronto se añadió una versión más lenta pero de bajo consumo, la 74L y su contrapartida rápida, la 74H, que tenía la base de los transistores dopada con oro para producir centros de recombinación y disminuir la vida media de los portadores minoritarios en la base. Pero el problema de la velocidad proviene de que es una familia saturada, es decir, los transistores pasan de corte a saturación. Pero un transistor saturado contiene un exceso de carga en su base que hay que eliminar antes de que comience a cortarse, prolongando su tiempo de respuesta. El estado de saturación se caracteriza por tener el colector a menos tensión que la base. Entonces un diodo entre base y colector, desvía el exceso de corriente impidiendo la introducción de un exceso de cargas en la base. Por su baja tensión directa se utilizan diodos de barrera Schottky. Así se tienen las familias 74S y 74LS, Schottky y Schottky de baja potencia. Las74S y 74LS desplazaron por completo las 74L y 74H, debido a su mejor producto retardo -consumo. Mejoras en el proceso de fabricación condujeron a la reducción del tamaño de los transistores que permitió el desarrollo de tres familias nuevas: 74F (FAST: Fairchild Advanced Schottky Technology) de Fairchild y 74AS (Advanced Schottky) y 74ALS (Advanced Low Power Schottky) de Texas Instruments. Posteriormente, National Semiconductor redefinió la 74F
30
para el caso de búferes e interfaces, pasando a ser 74F(r).Además de los circuitos LSI y MSI descritos aquí, las tecnologías LS y S también se han empleado en: • • • •
Microprocesadores , como el 8X300, de Signetics, la familia 2900 de AMD y otros. Memorias RAM Memorias PROM PAL, Programmable Array Logic, consistente en una PROM que interconecta las
entradas y cierto número de puertas lógicas. 2.4.2 ECL Pertenece a la familia de circuitos MSI implementada con tecnología bipolar; es la más rápida disponible dentro de los circuitos de tipo MSI. La primera familia con diseño ECL, la ECL I, apareció en el año 62 con las primeras familias de circuitos integrados. Ya en aquella época se trataba de la familia más rápida (un retardo de propagación típico de 8ns.), y también, era ya, la que más disipaba.
En la actualidad ac tualidad puede parecer que q ue 8 ns es mucho cuando hay circuitos CMOS que que con con un consumo muy bajo (sobre todo estático) superan con creces esta prestación, pero en realidad la tecnología ECL también ha evolucionado tanto en diseño como en fabricación, y en la actualidad se consiguen retardos netamente inferiores al nanosegundo, con un consumo alto pero no desorbitado. Como familia bipolar que es, el margen de ruido no es bueno. En este caso no sólo es reducido en margen a nivel bajo, sino que también lo es el margen a nivel alto. Esto es consecuencia de la reducida excursión lógica. Y la razón es que para conseguir velocidad deben variar poco los valores de tensión. El principio que guía a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturación. Por lo que las conmutaciones serán entre corte (o casi corte) y conducción. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no sólo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno. Es la forma de lógica más rápida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturación. También se hace aun mucho más rápida haciendo que las variaciones de señal lógicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores... El circuito ECL se basa en el uso de un interruptor de dirección de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. La naturaleza diferencial del circuito lo hace menos susceptible a captar ruido. A diferencia de otras tecnologías tecnologías (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentación entre 0 y -5'2V, habitualmente. Algunas familias permiten que sea -5V, para compartir la alimentación con circuitos TTL. Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es más rápida pero consume mayor corriente. Además de las familias lógicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnología ECL se ha utilizando en circuitos LSI: • Matrices lógicas • Memorias (Motorola, Fairchild) • Microprocesadores (Motorola, F100 de Ferranti) • Para mejorar las prestaciones de la tecnología CMOS, la ECL se incorpora en ciertas funciones críticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.
31
2.4.3 MOS Estas familias, son aquellas que basan su funcionamiento en los transistores de efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos, según el canal utilizado: • NMOS: se basa únicamente en el empleo de transistores NMOS para obtener una función lógica. Su funcionamiento de la puerta lógica es el siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el transistor NMOS estará en su zona de corte, por lo tanto, la intensidad que circulará por el circuito será nula y la salida estará la tensión de polarización (un nivel alto); y cuando la entrada se encuentra en el caso de que está en un nivel alto, entonces el transistor estará conduciendo y se comportará como interruptor, y en la salida será un nivel bajo. • PMOS: El transistor MOS se puede identificar como un interruptor controlado por la tensión de la puerta, V_G, que es la que determinará cuándo conduce y cuando no. Algunas de de las ventajas ventajas que tiene la tecnologí tecnología a MOS, sobre sobre las anteriores anteriores son: • Bajo consumo • Alta densidad de integración 2.4.4 CMOS
Es una de las familias lógicas empleadas en la fabricación de circuitos integrados. Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas. En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la tecnología CMOS. Esto incluye microprocesadores, memorias, procesadores digitales de señales y muchos otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo. En un circuito CMOS, la función lógica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS (circuito de pull-up), y otro basado exclusivamente en transistores nMOS (circuito de pull-down). El circuito pMOS es empleado para propagar el valor binario 1 (pull-up), y el circuito nMOS para propagar el valor binario 0 (pull-down). Véase la figura. Representa una puerta lógica NOT o inversor. •
Cuando la entrada es 1, el transistor nMOS está en estado de conducción. Al estar su fuente conectada a tierra ( 0), el valor 0 se propaga al drenador y por lo tanto a la salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de no conducción.
•
Cuando la entrada es 0, el transistor pMOS está en estado de conducción. Al estar su fuente conectada a la alimentación ( 1), el valor 1 se propaga al drenador y por lo tanto a la salida de la puerta lógica. El transistor nMOS, por el contrario, está en estado de no conducción. Otra de las características importantes de los circuitos CMOS es que son regenerativos: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 ó 1,siempre y cuando aún esté dentro de los márgenes de ruido que el circuito pueda tolerar.
32
Comparación entre las familias lógicas
2.4.5 Bajo voltaje (LVT, LV, LVC, ALVC) Características • Diseñadas para trabajar con VCC pequeña sin perder capacidad de carga ni empeorar los
tiempos de propagación.
•
Hay varias subfamilias: LV, LVC, ALVC, LVT, ALVT…
•
La tensión de alimentación típica es VCC = 3,3V => pero las hay de tensiones de alimentación menores.
Cada una de las familias tiene unos determinados circuitos de protección a la entrada y a la salida. La otra solución, más adecuada, pasa por utilizar familias lógicas especialmente diseñadas para funcionar con tensiones de alimentación reducidas, sin que ello suponga una pérdida de capacidad de carga ni incremento de los tiempos de propagación. Estas familias lógicas son conocidas como familias •
33
lógicas de baja tensión (low voltage logic families). Dentro de las familias lógicas de baja tensión se encuentran: LV, LVC, ALVC, LVT, ALVT, AVC, LVQ, (algunos ejemplos de estos circuitos son: 74LV165, 74LVC14, 74ALVCH16272, 74LVT18502, etc.). Cada una de estas familias presenta características de velocidad, margen de tensión de alimentación, etc. diferentes. En la tabla 2 se resumen las características más destacables para cuatro de estas familias (LV, LVC, ALVC, LVT), clasificadas de izquierda a derecha en orden creciente de velocidad de conmutación. Obsérvese que el margen de tensiones en el que pueden funcionar, garantizando un correcto funcionamiento, va desde 2.3 a 3.6V, siendo una tensión típica de alimentación 3.3V. Las familias LV, LVC y ALVC están realizadas r ealizadas con tecnología t ecnología CMOS y la familia LVT con tecnología tec nología BiCMOS.
Características más importantes de familias lógicas de baja tensión
34