201455-4

PROGRAMA DE INGENIERIA ELECTRONICA CEAD – JAG INSTRUMENTACION Y MEDICIONES UNIDAD 2 INSTRUMENTACIÓN Y MEDICIONES MEDI CIONES DIGITALES

CAPÍTULO 1 DIGITALIZACIÓN DIGITALIZACIÓN DE SEÑALES LECCIÓN 1 TRANSFORMACIÓN DE UNA SEÑAL ANALOGICA A DIGITAL Y VICEVERSA SISTEMAS MUESTREADOS En el contexto de la instrumentación digital, muestrear una señal implica reemplazar la magnitud continua por una secuencia de números que representan los valores de dicha señal en determinados instantes. Un sistema muestreado es aquel que, partiendo de una señal o magnitud analógica o continua es capaz de generar una secuencia de valores discretos, separados a intervalos de tiempo. El muestreo es la característica fundamental de los sistemas de control digital, dada la naturaleza discreta de los dispositivos que realizan el proceso de control. Generalmente la señal continua es convertida en una secuencia de números que son procesados procesados por el computador computador digital. El computador da una nueva secuencia de números, los que son convertidos a una señal continua y aplicada al proceso. Este segundo proceso se denomina reconstrucción de la señal. Dada la importancia del muestreo es necesario conocer a fondo este proceso. La Figura 73 y 74 muestra la forma en que se realiza el muestreo.

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB M ATLAB FIGURA 73. UNA SEÑAL DE FUNCIÓN Y(t) ENTRA A UN MULTIPLICADORMUESTREADOR MULTIPLICADORMUESTREADOR REPRESENTACIÓN ESQUEMÁTICA DEL PROCESO DE MUESTREO DE UNA SEÑALANÁLOGA SEÑAL ANÁLOGA


Existe un primer elemento llamado muestreador que congela un instante el valor de la señal a muestrear, pero la salida del muestreador sigue siendo analógica. Para convertir esta señal a un valor numérico esta el conversor analógico digital.

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB M ATLAB FIGURA 74. SEÑALES GENERADAS A PARTIR DEL PROCESO DE MUESTREO DE UNASEÑAL UNASEÑAL ANÁLOGA.

En el ejemplo se ha dibujado ex-profeso el muestreo con tiempos diferentes pero lo más común es muestrear con un período constante Tm llamado período de muestreo. Si bien se han dibujado separados, el muestreador y el conversor normalmente normalmente están juntos en un mismo elemento. Lo que conviene reiterar es que el proceso no sufre alteración alguna y si éste era continuo lo seguirá siendo. Para mayor claridad, se muestra en la Figura 75 cómo sería la generación de una señal de control discreta y en la Figura 76 se observan las diferentes señales. A los fines del análisis es útil tener una descripción del muestreo. Esta acción significa simplemente reemplazar una señal por su valor en un número finito de puntos. Sea k el conjunto de números enteros. El muestreo es una operación lineal. El período de muestreo es normalmente constante o sea t = kTm. kTm. En estas condiciones se llama muestreo periódico y Tm es llamado período de muestreo. A f s



1

Hz se le denomina frecuencia de muestreo. Tm

Son usados también otros esquemas de muestreo mas sofisticados. Por ejemplo, muestrear diferentes lazos con diferentes períodos de muestreo. Este caso se denomina muestreo múltiple y puede ser tratado como superposición de varios muestreos periódicos.


Existe un primer elemento llamado muestreador que congela un instante el valor de la señal a muestrear, pero la salida del muestreador sigue siendo analógica. Para convertir esta señal a un valor numérico esta el conversor analógico digital.

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB M ATLAB FIGURA 74. SEÑALES GENERADAS A PARTIR DEL PROCESO DE MUESTREO DE UNASEÑAL UNASEÑAL ANÁLOGA.

En el ejemplo se ha dibujado ex-profeso el muestreo con tiempos diferentes pero lo más común es muestrear con un período constante Tm llamado período de muestreo. Si bien se han dibujado separados, el muestreador y el conversor normalmente normalmente están juntos en un mismo elemento. Lo que conviene reiterar es que el proceso no sufre alteración alguna y si éste era continuo lo seguirá siendo. Para mayor claridad, se muestra en la Figura 75 cómo sería la generación de una señal de control discreta y en la Figura 76 se observan las diferentes señales. A los fines del análisis es útil tener una descripción del muestreo. Esta acción significa simplemente reemplazar una señal por su valor en un número finito de puntos. Sea k el conjunto de números enteros. El muestreo es una operación lineal. El período de muestreo es normalmente constante o sea t = kTm. kTm. En estas condiciones se llama muestreo periódico y Tm es llamado período de muestreo. A f s



1

Hz se le denomina frecuencia de muestreo. Tm

Son usados también otros esquemas de muestreo mas sofisticados. Por ejemplo, muestrear diferentes lazos con diferentes períodos de muestreo. Este caso se denomina muestreo múltiple y puede ser tratado como superposición de varios muestreos periódicos.


FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB M ATLAB FIGURA 75. DIAGRAMA DE BLOQUES DE UN CONTROLADORDIGITAL. CONTROLADORDIGITAL.

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB M ATLAB FIGURA 76. MUESTREO DE UNA SEÑALCONTINUA. SEÑAL CONTINUA.

El caso del muestreo periódico ha sido estudiado profundamente. Mucha teoría está dedicada a este tema pero el muestreo múltiple está cobrando importancia día a día con el uso de sistemas multiprocesadores. multiprocesadores. Con el software moderno es posible diseñar un sistema como si fuesen varios procesos trabajando asincrónicamente. asincrónicamente. La señal continua y(t) se convierte convierte en una secuencia mediante el muestreador y el CAD que normalmente es el elemento más lento de la cadena. Ya dentro del computador se genera la secuencia de control u. Este proceso consume un determinado tiempo Tc. Mediante el CDA la secuencia se convierte en analógica y por último el bloqueador o Retenedor interpola los


valores de la señal entre dos períodos de muestreo. El bloqueador más usual es aquel que mantiene el valor de la señal hasta la siguiente muestra llamado retenedor de orden cero.

TEOREMA DEL MUESTREO Si el muestreo es suficientemente pequeño peq ueño no se pierde casi información pero per o ésta pérdida puede ser importante si el período de muestreo es muy grande. Es, entonces, esencial saber cuando una señal continua es biunívocamente definida por su muestreo. El siguiente teorema da las condiciones para el muestreo. Una señal continua con espectro en frecuencia nulo fuera del intervalo [- ω0, ω0] es reconstruible totalmente si se la muestrea con una frecuencia ωs>2. La reconstrucción reconstrucción se obtiene mediante el siguiente cálculo:

(1) La frecuencia ωs/2 recibe el nombre de Frecuencia Frecuencia de Nyquist .

RECONSTRUCCIÓN DE SENALES Si se quiere saber cómo es la señal continua a partir de la información que brinda la secuencia de muestras es necesario un proceso llamado de reconstrucción. En este proceso es posible que la señal reconstruida no coincida exactamente con la original. Esto se ve en la figura 77. La pregunta es cuán parecida será la señal reconstruida a la original. Todo dependerá del reconstructor que se utilice.

RECONSTRUCCIÓN IDEAL Para el caso de señales con ancho de banda limitado, se puede reconstruir a partir de la ecuación (1). La desventaja es que esta operación no es causal y se deben conocer los valores anteriores y posteriores al instante tratado. Esto no es conveniente para el control digital, pero si puede ser útil en comunicaciones donde se puede aceptar un retardo. Otra desventaja es su complicado cálculo y que solo es aplicable al muestreo periódico.

PROGRAMA DE INGENIERIA ELECTRONICA CEAD – JAG INSTRUMENTACION Y MEDICIONES UNIDAD 2 INSTRUMENTACIÓN Y MEDICIONES DIGITALES

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB FIGURA 77. PROCESO DE RECONSTRUCCIÓN DE UNA SEÑALANÁLOGA. RECONSTRUCCIÓN DE LA SEÑAL TRIANGULAR CON UNA FRECUENCIA DE SEÑAL MUESTREADORA DE 100K CON AMPLITUD 5VPP

Esta reconstrucción es no causal y en la gráfica 78 se muestra el resultado del proceso; la línea suave es la señal continua (color violeta) y la ondulada es su reconstrucción (color verde). Se muestran además los aportes de cada elemento de la sumatoria. La reconstrucción no es perfecta ya que no se consideraron infinitos términos de la sumatoria.

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB FIGURA 78. RECONSTRUCCIÓN IDEAL DE UNA SEÑAL

BLOQUEADORES. La reconstrucción anterior no es útil para aplicaciones en Instrumentación y demasiado costosa desde el punto de vista de cálculo. Es por esto que se eligen métodos más simples. El más usual es el bloqueador de orden cero o retenedor que consiste en mantener la señal en el mismo valor de la última muestra.


FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB FIGURA 79. RECONSTRUCCIÓN DE UNA SEÑAL CON RETENEDOR DE ORDENCERO

Dada su simplicidad este bloqueador ZOH es el más usado en control digital y los CDA estándares son diseñados con este principio. Obviamente ésta reconstrucción introduce un error como se puede ver en la figura 79. Otro bloqueador causal es el que se construye considerando las dos últimas muestras y extrapolando linealmente el comportamiento futuro que es el retenedor de Primer Orden o FOH.

APARICIÓN DE FRECUENCIAS ESPURIAS Lo que dice el teorema del muestreo es que si la frecuencia de muestreo es inferior a la máxima frecuencia del sistema continuo la reconstrucción ya no es posible debido a la superposición de los lóbulos. Un ejemplo es lo que sucede al muestrear la señal de la figura 80.

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB FIGURA 80. APARICIÓN DE FRECUENCIASESPURIAS

Una posible solución es incrementar la frecuencia de muestreo pero esto trae dos problemas:


1) si se observan los elementos de la transformada en Z, estos varían con el período de muestreo y en particular las raíces de los polinomios tenderán todas a 1, esto llevará a errores numéricos indeseados. 2) en el caso de que se elija una frecuencia suficientemente alta respecto de las frecuencias propias de la planta, puede ser que no sea lo suficientemente alta con respecto a alguna perturbación y el muestreo de esta perturbación introduzca componentes de baja frecuencia. Estas señales que aparecen reciben el nombre es frecuencias alias y la única forma de evitarlas es filtrar la señal antes del muestreo.


LECCIÓN 2 CIRCUITOS DE MUESTREO Y RETENCIÓN Los circuitos de muestreo y retención (Sample and Hold, S&H) se usan ampliamente en el procesado de señales analógicas y en sistemas de conversión de datos para almacenar de forma precisa, una tensión analógica durante un tiempo que puede variar entre menos de 1 μseg y varios minutos. Aunque conceptualmente son simples, sus aplicaciones están llenas de sutilezas y en general las aplicaciones que necesitan solamente una velocidad moderada y asimismo una moderada exactitud, generan pocos problemas, pero las aplicaciones de alta velocidad y exactitud necesitan un cuidadoso diseño. Por ejemplo tomar una muestra de 10V en menos de 1 μseg con una exactitud del 0,01% es relativamente complicado. Lógicamente, si se desea adquirir señales con una variación lenta en el tiempo no es necesario muestrear y por ello no se requiere emplear un circuito S&H.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 81. CIRCUITOS DE MUETREO Y RETENCIÓN

La figura 81 muestra un circuito de muestreo y retención básico. Cuando el interruptor se cierra el condensador se carga a la tensión de entrada. Cuando el interruptor se abre el condensador retiene esta carga con lo que “congela” la tensión durante un período especificado exteriormente. De este modo no hace falta que la conversión sea muy rápida; basta que lo sea la adquisición de la muestra. La salida del CAD corresponde entonces al valor de la entrada en el “instante” de muestreo. El tiempo de conversión vendrá limitado solamente por el criterio de Nyquist.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 82. PARÁMETROS CARACTERÍSTICOS

En la práctica se tienen errores tanto en la conmutación del interruptor como en los intervalos muestreo y de retención. La figura 82 muestra los parámetros típicos de un circuito S/H. Durante el intervalo de muestreo el S&H se comporta como un amplificador y por lo tanto las características estáticas y dinámicas que tiene son similares a las de cualquier amplificador, es decir:

Error de cero (sample offset ). Es el valor de la tensión de salida cuando la entrada es cero.

Error de ganancia (gain accuracy, gain error ). Es la diferencia entre la tensión de entrada y la de salida.

Derivas de la ganancia con la temperatura. Tiempo de establecimiento (settling time) Ancho de banda. Máxima velocidad de variación de la salida (slew rate)


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 83. MUESTREO - RETENCIÓN

En esta fase se abre el interruptor, aunque no de forma instantánea, ni siempre con el mismo retardo. Por lo tanto, aunque una vez transcurrido el tiempo de adquisición decidamos retener la muestra, el valor retenido realmente será otro.

Tiempo de apertura ( Aperture time). Es el tiempo necesario para que el interruptor pase del estado de muestreo al de retención. Se mide desde el nivel 50% de la señal de control de muestreo a retención, hasta el instante en que la salida deja de seguir a la entrada. Este tiempo se debe por una parte al retardo entre la orden y el inicio del cambio de R ON y, por otra, a la evolución gradual del interruptor desde conducción a corte. La existencia de una constate de tiempo τ hace que la tensión en bornes de C H esté retrasada un tiempo τ respeto a la tensión aplicada en la entrada del S&H.

Incertidumbre en el tiempo de apertura ( Aperture jitter, Δt ap). Es el margen de variación del tiempo de apertura. Si la señal de control para pasar a retención la adelantamos en previsión de la existencia del tiempo de apertura, el único error de tiempo que queda es esta incertidumbre, que determina pues, el límite último de la máxima frecuencia de muestreo. Este parámetro es consecuencia de ruido de la red de conmutación el cual modula la fase del comando hola manifestándose en la variación de la señal analógica de entrada que es retenida.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 84. APERTURE JITTER

Suponiendo una señal de entrada senoidal v i(t) = VP senωt, el error debido a la incertidumbre en el tiempo de apertura es ΔV=(dvi/dt)Δtap. Si se quiere que el error máximo sea menor que ½ LSB la frecuencia máxima de la señal de entrada será: f max <1/[2n+1·π · Δtap].

Error de transferencia de carga (Charge transfer ). Es la carga transferida a través de capacidades parásitas al condensador de retención cuando se conmuta al estado de retención. Provoca un error de tensión ΔV=ΔQ/CH.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 85. INTERVALO DE RETENCIÓN

Pendiente (Droop Rate). Es el decremento (o incremento, dependiendo de la polaridad de las corrientes) de la tensión de salida, debido al condensador de almacenamiento, a las corrientes de fuga en el interruptor y a las corrientes de


polarización del amplificador de salida. Esta deriva es tanto menor cuanto mayor sea el condensador de retención.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 86. RAZÓN DE ATENUACIÓN DEPASO

Razón de atenuación del paso (Feedthrough Attenuation Ratio) . Es el porcentaje del cambio de una señal senoidal de entrada que se mide en la salida del S&H en el modo de retención. Es debido al acoplamiento capacitivo a través del interruptor y depende de la amplitud y de la frecuencia de la entrada. Tiene importancia cuando un S&H sigue a un multiplexor analógico. En esta fase el condensador C H se carga a la tensión de entrada, con un transitorio para el establecimiento final, que depende de la amplitud y forma concreta de la señal de entrada. Las especificaciones suelen darse para un cambio en escalón de amplitud igual al fondo de escala.

Tiempo de adquisición ( Acquisition time). Es el tiempo durante el que el S&H debe permanecer en el estado de muestreo, necesario para que la salida alcance su valor final, dentro de una cierta banda de error, e incluye el retardo en la conmutación, el intervalo de subida ( slewing interval ) y el tiempo de establecimiento en la adquisición ( settling time). El tiempo de adquisición aumenta al hacerlo la capacidad del condensador de almacenamiento y, junto con el tiempo de conversión del CAD, determina el tiempo empleado en cada canal adquirido.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 87. RAZÓN DE ATENUACIÓN DEPASO

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 88. ARQUITECTURAS DE S&H

Describiendo la figura 88 tenemos:


1: Similar al descrito inicialmente, S/H en bucle abierto y formado por dos seguidores de tensión. Para tener una buena exactitud los amplificadores A1 y A2 deben tener slew rates altos, tiempos de establecimiento rápidos, bajas tensiones de offset y derivas ya que estos errores son acumulativos.

2: La realimentación completa de la salida a la entrada minimiza los errores en el modo de muestreo. El circuito tiene mayor exactitud pero una peor dinámica.

3: Tiene unas características similares al circuito 2. El interruptor queda conectado a la masa virtual de A1 y CH es un condensador integrador. La elección del condensador está sujeta a un compromiso entre exactitud y velocidad: si CH es grande, aumenta su exactitud (influyen menos las corrientes de fugas y la inyección de carga), pero para que se cargue rápidamente al valor final interesa que CH sea pequeña.

EJEMPLOS 1)

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 89. EJEMPLO RETENEDOR DE ORDEN CERO SMP04 CON SUSCARACTERISTICAS

2)


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 90. EJEMPLO RETENEDOR DE ORDEN CERO CON SUSCARACTERISTICAS

La aplicación típica de los circuitos S/H es funcionando conjuntamente con un CAD. En algunos casos el S/H está integrado en el CAD. El tiempo mínimo requerido en el proceso de conversión es la suma del tiempo de apertura (t ap) y el de adquisición (t ad) del S/H más el tiempo de conversión del CAD (t conv). Teniendo en cuenta el teorema de Nyquist la máxima frecuencia de la señal de entrada viene dada por: f in < 1/2(tad + t ap +tconv)

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 91. APLICACIÓN DEL RETENEDOR DE ORDENCERO


LECCIÓN 3 EL CONVERSOR ANALOGO DIGITAL (CAD) Un convertidor analógico-digital (CAD) es un dispositivo que proporciona una salida la cual representa digitalmente la tensión o corriente de entrada. Básicamente la idea es comparar la entrada analógica con una señal (tensión o corriente) de referencia.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 92. CONVERSORES A/D

Un convertidor analógico-digital (CAD) es un dispositivo que proporciona una salida la cual representa digitalmente la tensión o corriente de entrada. Básicamente la idea es comparar la entrada analógica con una señal (tensión o corriente) de referencia. Si la entrada del convertidor se mueve dentro de su escala completa de valores analógicos y se toma la diferencia entre la entrada y la salida, se obtiene una función de error en forma de diente de sierra, denominada error de cuantificación y es el error irreducible que resulta del proceso de cuantificación. Solo se puede reducir incrementando el número de estados de salida (resolución) del convertidor. Este error se denomina también “ incertidumbre o “ruido de cuantificación” de cuantificación”.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 93. LA FUNCIÓN DE TRANSFERENCIA IDEAL

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 94. ERROR DE CUANTIFICACIÓN

ESPECIFICACIONES


DC:

Error Error Error Error Error

de offset de ganancia de no linealidad diferencial (DNL) de no linealidad integral (INL) total

AC:

SNR ENOB THD SINAD SFDR

Error de

. Es el valor analógico de la diferencia entre la función de

offset

transferencia real y la ideal, en ausencia de otros errores (salvo el de cuantificación). Su presencia implica que la primera transición no se produce exactamente en ½ LSB, de modo que la curva de transferencia está desplazada horizontalmente.

Error de ganancia. Es la diferencia entre los puntos de mitad de escalón de la curva de transferencia real y la ideal correspondiente a la salida digital de todo 1, en ausencia de otros errores (salvo el de cuantificación).

Error de no linealidad integral (INL). Es la máxima diferencia entre la función de transferencia real y la ideal cuando los errores de cero y de ganancia son nulos. Es un error que no se puede corregir. Se denomina “integral” porque es el error que se tiene en una determinada palabra de salida con independencia de las demás.

Error de no linealidad diferencial (DNL). Es la diferencia entre el ancho de un escalón real y el de uno ideal, que es 1 LSB. Si el DNL excede 1 LSB el convertidor se puede hacer no monótono (la salida se hace más pequeña para un incremento en la entrada) y el convertidor puede perder códigos.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 95. ERROR DE OFFSET Y DEGANANCIA

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 96. ERROR DE NO LINEALIDADINTEGRAL(INL)


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 97. ERROR DE NO LINEALIDAD DIFERENCIAL(DNL)

La exactitud (accuracy ) viene especificada mediante el error total, que es el valor máximo de la suma de todos los errores, incluido el de cuantificación, y puede expresarse como error absoluto o como error relativo.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 98. ERROR TOTAL


Relación señal-ruido (SNR). Es la relación entre el valor eficaz de la señal de entrada V IN (típicamente una señal senoidal) y el valor eficaz del ruido de cuantificación, V n. En decibelios se tiene SNR = 6,02xn + 1,76. Por ejemplo para un CAD de 12 bits la SNR teórica es aproximadamente 74 dB. Cada bit extra adicional supone una mejor a de aproximadamente 6 dB en la SNR. Ahora bien, si se desea aumentar la relación SNR a base de un mayor número de bits, hay que tener en cuenta que esto implica un mayor tiempo de conversión y, por lo tanto, un menor ancho de banda aceptable para la señal de entrada.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 99. RELACIÓN SEÑAL A RUIDO

El ruido que se tiene en un CAD es mayor que el ruido de cuantificación, por lo que la relación señal ruido será menor que la calculada en la transparencia anterior y por tanto la resolución efectiva, denominada número efectivo de bits (ENOB), será menor que n. Para una determinada entrada ENOB incluye tanto el ruido de cuantificación como la distorsión debida a la no-linealidad de su característica estática. Este parámetro especifica el comportamiento dinámico de un CAD y disminuye con la frecuencia de la señal de entrada.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 100. NUMERO EFECTIVO DE BITS(ENOB)

THD (Distorsión armónica total) Se define como la suma de la potencia de todos los armónicos de frecuencia superior a la frecuencia fundamental y la potencia del fundamental. El número de armónicos que se considera para los cálculos de THD depende de la aplicación.

SINAD (Relación señal-ruido + Distorsión) Es la relación de la señal de entrada a la suma de la distorsión armónica y el ruido. Es el inverso de THD+N. Las especificaciones SINAD y THD+N son una buena indicación de la respuesta dinámica del convertidor dado que incluyen tanto el ruido como la distorsión. Es la diferencia entre el valor máximo de la señal y el valor máximo de la distorsión. Este parámetro es interesante cuando el CAD opera en entornos ruidosos y se desea digitalizar señales de pequeño nivel.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 101. DISTORSIÓN ARMÓNICA TOTAL (THD)

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 102. MARGEN DINÁMICO LIBRE DE SEÑALESESPURIAS

La elección de la arquitectura más adecuada para cada aplicación estará condicionada en muchos casos por cinco parámetros: resolución, velocidad, costo, alimentación y tamaño


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ TABLA 8. TIPOS DE CAD

En general los CAD de mayores resoluciones son más lentos, mientras que los CAD más rápidos consumen más. Los CAD sigma-delta son los que tienen resoluciones más altas y el consumo más bajo, salvo los CAD de doble rampa cuyo consumo es aún menor.


LECCIÓN 4 EL CONVERSOR DIGITAL ANALOGO (CDA) La conversión digital-analógica es un procedimiento a través del cual un código de entrada es transformado en una señal de tensión o de corriente unipolar o bipolar de salida mediante una correspondencia entre 2 n combinaciones binarias posibles de entrada y 2 n tensiones (o corrientes) discretas de salida, obtenidas a partir de una referencia de tensión o de corriente.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 103. EL COVERSOR DIGITAL AANALOGO

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 104. LA FUNCIÓN DE TRANSFERENCIAIDEAL

La figura 104 muestra la característica de transferencia ideal de un CDA unipolar. Es importante notar que tanto la entrada como la salida están cuantificadas, es decir, un CDA de n bits (con una referencia fija) solo puede tener 2n posibles salidas analógicas.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ TABLA 9. TAMAÑO DE 1 LSB

La tabla 9 muestra el valor de un LSB para diferentes resoluciones y márgenes de tensión analógica. Vemos que se tienen valores de LSB inferiores a 1 mV. Esto conlleva un cuidado especial en el diseño de la etapa de acondicionamiento previa, de forma que los diferentes errores (offset, derivas, ruido,…) no superen el valor del LSB. Tenga en cuenta por ejemplo que el ruido Johnson de una resistencia de 2,2 k Ω a 25ºC, para un ancho de banda de 10 kHz es de 600 nV. Los convertidores más simples son los unipolares, cuya salida analógico es de una sola polaridad. Sin embargo, los más empleados son los convertidores bipolares, los cuales permiten realizar una representación digital de cantidades que puedan tomar valores positivos o negativos. Hay dos tipos de convertidores bipolares:

Bipolar con offset. Sólo cambia el bit de mayor peso (MSB), que ahora es 1 para las cantidades positivas y 0 para las negativas. Es un código muy fácil de realizar y por ello es uno de los favoritos en CDA que acepten entradas bipolares, a pesar de que alrededor del valor cero tiene muchas transiciones de bits.

Bipolar con signo. Las cantidades positivas van precedidas de un 0 y las negativas de un 1. La cantidad “cero” puede representarse indistintamente con un 1 o con un 0 a la izquierda. Las transiciones de bits alrededor de cero son pocas, de modo que es un código interesante para representar cantidades próximas a cero. Sin embargo se utiliza poco porque dificulta las operaciones aritméticas. Se utiliza en los CDA de los voltímetros digitales.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 105. CONVERTIDORES UNIPOLARES Y BIPOLARES

Las especificaciones DC o de continua tienen interés en aplicaciones de medida y control, operando con señales lentas y donde la temporización exacta de la conversión no es generalmente importante. Las principales especificaciones en continua son los errores de offset, ganancia y de no linealidad.

Error de offset. Es la diferencia entre la curva de transferencia real y la ideal, en ausencia de otros errores (salvo el de cuantificación) cuando la entrada digital es cero. Afecta por igual a todos los códigos de entrada. Se puede corregir mediante calibración.

Error de ganancia. Es la diferencia entre los puntos de la curva real y la ideal para la entrada digital de fondo de escala, cuando el error de offset se ha anulado. Se puede corregir mediante calibración.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 106. ESPECIFICACIONESDC

No linealidad integral (INL). Desviación máxima respecto a la línea que une los extremos (cero y fondo de escala) de la curva característica del CDA, cuando los errores de cero y de ganancia son nulos. Se expresa como porcentaje del fondo de escala, o como fracción de LSB. Es un error que no se puede corregir.

No linealidad diferencial (DNL). Idealmente la diferencia en la salida correspondiente a dos códigos adyacentes es 1 LSB. La no linealidad diferencial es una medida de la desviación con respecto a dicha situación ideal. Puede expresarse como una fracción de LSB o en forma porcentual respecto a FS. Si es mayor de 1 LSB la función de transferencia puede llegar a ser no monotónica es decir puede llegar a ocurrir que la pendiente cambie de signo. Hoy en día una parte importante de los CDA comerciales garantizan la monotoneidad de la característica de transferencia en un amplio margen de temperaturas de trabajo. Las especificaciones AC son importantes cuando los convertidores son usados en sistemas de muestreo y reconstrucción de señales. Las especificaciones AC más importantes son:

Tiempo de establecimiento (Settling time, ts). Es el tiempo desde que se produce un cambio en el código de entrada hasta que la señal de salida del CDA se mantiene dentro de ± ½ LSB (u otra tolerancia especificada) del valor final. Este tiempo está compuesto por un primer proceso de duración td durante el cual la conmutación en tiempos desiguales de los interruptores del circuito produce un efecto indeseable en la salida denominado “glitch” , un cambio de tensión con pendiente determinada por la rapidez de cambio del


circuito (slew rate) y un proceso oscilatorio amortiguado alrededor del valor final de la tensión o corriente de salida.

Slew rate. Es el cociente entre la tensión o corriente de plena escala y el tiempo de establecimiento requerido para alcanzar el valor de plena escala partiendo del valor de cero. Se expresa en V/s.

Frecuencia de conversión (Conversión rate). Es la frecuencia máxima a la que se puede cambiar el código de entrada obteniendo la salida correspondiente. Generalmente suele ser menor que el inverso del tiempo de establecimiento y se expresa en Hz o en muestras por segundo (S/s).

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 107. ESPECIFICACIONES AC


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 108. CONVERTIDOR R – 2R

Uno de los circuitos más empleados en los DACs es la red de resistencias en escalera R-2R de la figura 95. La corriente de salida, I OUT es la suma de las que fluyen a través de cada resistencia de valor 2R controlada por los distintos bits. Cuando el extremo inferior de cada rama está a 0 voltios, al ir de izquierda a derecha la corriente se va dividiendo por 2 a cada nodo. Con esta disposición de interruptores dobles la carga que ve la fuente de tensión de referencia es R, con independencia de la palabra de entrada. Algunos modelos tienen disponible en un terminal la corriente de salida complementaria, es decir, la correspondiente a la palabra digital complementaria de la aplicada a la entrada. Si una de estas dos corrientes no se utiliza, hay que derivarla a masa. La precisión obtenida en la fabricación de condensadores MOS con una relación de valores determinada, permite fabricar actualmente CDA basados en redes de condensadores en vez de resistencias. En los modelos con salida en corriente y resolución elevada, si se desea obtener una salida en tensión mediante un AO externo, hay que tener cuidado en la elección de AO, de forma que los errores de este sean lo menor posible. Criterios de Selección: Resolución: 8, 10, 12, 14, 16, 18 bits Tipo de salida: V, I Tiempo de establecimiento: μs Tensión de referencia : Externa/Interna Interfaz bus de datos : Serie (I2C, SPI), Paralelo Número de canales: 1, 2, 3, 4, 8      


EJEMPLOS DE CDA: El MAX 5520

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 109. MAX 5520

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 110. SALIDA UNIPOLAR


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 111. SALIDA BIPOLAR

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 112. ALIMENTACIÓN

APLICACIONES


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 113. APLICACIONES


LECCIÓN 5 SISTEMAS DE ADQUISICIÓN DE DATOS Un Sistema de Adquisición de Datos no es mas que un equipo electrónico cuya función es el control o simplemente el registro de una o varias variables de un proceso cualquiera. El objetivo básico de los "Sistemas de Adquisición de Datos"(S.A.D) es la integración de los diferentes recursos que lo integran: Transductores de diferentes tipos y naturaleza, multiplexores, amplificadores, sample and hold, conversores A/D y D/A, microcontroladores para chequear variables (PH, humedad relativa, temperatura, iluminación, concentración, etc.) para una posterior utilización de la misma ya sea con fines de control o medición. A continuación se muestra la grafica de un SAD

FUENTE: http://www.monografias.com/trabajos17/sistemas-adquisicion-dato/sistemasadquisicion-dato.shtml FIGURA 114. DIAGRAMA GENERAL DE UNSAD


SISTEMA DE ADQUISICIÓN DE DATOS (SIN S/H) La figura 115 muestra un diagrama de bloques de un sistema de adquisición de datos multiplexado con AGP y CAD. Supongamos que se da tanto la conmutación de canal en el multiplexor como la ganancia del AGP se establecen simultáneamente. Posteriormente se le da al CAD la orden de conversión. La máxima frecuencia de muestreo está limitada por el tiempo de conmutación del multiplexor (tmux), el tiempo de establecimiento del AGP (tagp) y el tiempo de conversión de CAD (tconv), como se muestra en la figura 115. Para evitar errores de codificación la señal de entrada debe mantenerse constante durante el tiempo de conversión. Suponiendo una señal de entrada sinusoidal podemos calcular, igual que hicimos en la transparencia 17, la frecuencia máxima de la señal de entrada. Por ejemplo suponiendo un CAD de 12 bits con tcov= 20 μs, la máxima frecuencia está limitada a 4 Hz. Esto puede ser adecuado si la señal es continua, pero no para señales dinámicas.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 115. SISTEMA DE ADQUISICIÓN DE DATOS (SINS/H)

SISTEMA DE ADQUISICIÓN DE DATOS (CON S/H) Añadiendo la función S/H al circuito anterior permite procesar señales dinámicas sin incrementar la complejidad del sistema ya que el S/H puede estar integrado en el CAD.


En el esquema de la figura la temporización se realiza de forma que el multiplexor y el AGP se activan una vez realizada la adquisición por parte del S/H.

FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 116. SISTEMA DE ADQUISICIÓN DE DATOS (CONS/H)

APLICACIÓN La figura 117 muestra el empleo de un S&H para minimizar el efecto de los picos de tensión ( gliches) que se producen en las transiciones del código de entrada de un CDA. El valor de estos picos depende de dicho código de entrada. Para minimizar estos picos, justamente antes de retener un nuevo dato en el CDA el S&H es puesto en el estado de retención de forma que los gliches son aislados de la salida. Las transiciones de conmutación producidas en la salida del S&H no dependen del código y son fácilmente filtrables. Esta técnica se puede emplear a bajas frecuencias para mejorar las características de distorsión de los CADs.


FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/ FIGURA 117. APLICACIÓN DE UN SISTEMA DE ADQUISICIÓN DEDATOS

TARJETAS DE ADQUISICION DE DATOS DAQ Las tarjetas DAQ son tarjetas insertables que permiten la entrada y salida de datos del computador a otros aparatos, donde se conectan sensores, y actuadores, para interactuar con el mundo real. Los datos que entran y salen pueden ser señales digitales o análogas, o simplemente conteos de ocurrencias digitales, tanto de entrada, como de salida. Figura 118 Las tarjetas se comportan como si fueran un puerto más en el computador, y poseen todo un protocolo y sistema de manejo, por lo que entender cada tarjeta, como su funcionamiento, al igual que cualquier instrumento, requiere de tiempo y cuidado. Existen tarjetas de alto desempeño, y de bajo. Las de alto son programables, y facilitan altas ratas de manejo de información, pues son en cierta forma inteligentes y suficientes, tal como un sistema Stand Alone, y por tanto no comprometen mucho la velocidad y rendimiento del computador.


FUENTE: WWW.NI.COM/LABVIEW FIGURA 118. LAS TARJETAS DE ADQUSICIÓN DE DATOSDAQ

Las tarjetas de bajo desempeño requieren de un control directo del computador, y se ven limitadas por la velocidad de éste. El windows en cierta forma es un sistema operativo que no trabaja en tiempo real, para operaciones donde la rata de muestreo es muy alta, como en aplicaciones de audio, radar, vibraciones y video, aunque para aplicaciones de lentitud considerable es bueno, como en controles de hornos. En aplicaciones lentas Windows y tarjetas simples bastan porque los tiempos perdidos por el sistema de interrupciones de Windows (sea por mover el mouse o cualquier otra cosa) no afectan comparativamente. Para aplicaciones de alta velocidad y tiempo real, se requiere de hardware especial, o sea tarjetas inteligentes, que se programen, y transfieran los datos a memoria, ya sea por rutinas de DMA (acceso directo a memoria), o por rutinas de interrupciones al procesador. Las tarjetas como cualquier otro periférico, requiere de sus parámetros de programación, y hasta protocolos de comunicación, por lo que se requiere de un software Driver que maneje lo bajo de programación, y deje en la superficie, la posibilidad de programar aplicaciones con los beneficios de dichas tarjetas, de una forma sencilla.

COMUNICACIÓN A TRAVÉS DEL PUERTO SERIAL. Se trasmite la información por un puerto que puede ser el COM1 o el COM2, de forma serial, ósea a través de un solo cable, y cada bit pasa uno tras otro a alta velocidad. Para la comunicación entre computadores se establece un protocolo común para que la información sea entendida por ambos. Se debe definir el tamaño de los BUFFER para almacenar datos mientras se realiza la comunicación. También se debe definir si hay Handshaking, el cual consiste en


que el que recibe cuando valla a tener lleno el búfer de información mande una instrucción (Si es por software es un comando , si es por hardware por una línea) para detener la transmisión, y otra para reanudar la transmisión de información.

COMUNICACIÓN A TRAVÉS DE UN PUERTO DE GPIB. EL GPIB (General Purpose Interface Bus ANSI/IEEE 488.1 y 488.2), es un puerto diseñado por la Hewlett Packard, para establecer comunicación con instrumentos de medición. Muchos de los instrumentos como son Balanzas, Osciloscopios, multímetros y equipos de tipo “Stand Alone” (que no requieren de un computador para funcionar, son independientes) cuentan con este tipo de puerto.

COMUNICACIONES DINÁMICAS ENTRE PROGRAMAS DE WINDOWS DDE. Si se tiene una base de datos abierta, es posible accesar datos de esta, y usarlos y viceversa, lo que sirve para una actualización dinámica.

201455-4

Recommend Documents