UNIVERSIDAD POLITECNICA SALESIANA
INGENIERÍA ELECTRÓNICA
ELECTRÓNICA DIGITAL SIMULACIONES
5G-1
1. Simular el circuito de la figura, habilitar el display 1 y probar los códigos BCD, luego Habilitar el display 2 y probar las entradas DCBA,
Circuito Simulado VCC
VCC
Q1
Q2
2N2905
2N2905
U1
1
1 2
0
3
1 6 4 5
A
Y0
B C
Y1 Y2 Y3 Y4
E1 E2 E3
Y5 Y6 Y7
15 14 13 12 11 10 9 7
74LS138
U2 7 1 2 6
1 0
4 5 3
0 1
A B C D
QA QB QC QD
BI/RBO RBI LT
QE QF QG
13 12 11 10 9 15 14
74LS47
X 0 0 1 1 0 1 1 0
Y 0 1 0 0 1 1 0 0
Z 1 0 0 1 0 1 1 1
D 1 1 0 0 0 0 1 0
C 1 0 1 1 0 1 0 0
B 0 0 1 0 1 0 0 1
A 0 0 1 1 0 1 1 0
Display Activo Ninguno Izquierdo Ninguno Derecho Izquierdo Ninguno Derecho Ninguno
Numero presentado Ninguno 8 Ninguno 5 2 Ninguno 9 Ninguno
2. Dado que el decodificador 7442 (4 de 10 líneas), mostrar como se puede usar éste como un decodificador 3 de 8 líneas (74138) con entrada de habilitación. U1 1
0
2
1
1
15
0
13
3
2
14 12
A
3
B
4
C
5
D
6
0
4 5 6 7 9
7
10
8
11
9 7442
3. Proponer un circuito formado con C.I.'s 74LS138 para hacer un decodificador 4 a 16, cuatro líneas de entrada que entregan en bajo una de 16 salidas. U1
0
A
1
B
2
C
3
U2:1
1 0 0
D
1
Y0
B
Y1
C
Y2 Y3
2
6 4 5
7404
D
A
Y4 E1
Y5
E2
Y6
E3
Y7
15 14 13 12 11 10 9 7
74LS138
U3 1 B
2
C
3
D
A
Y0
B
Y1
C
Y2 Y3
U2:2 6 D
1
2
4 5
7404
Y4 E1
Y5
E2
Y6
E3
Y7
15 14 13 12 11 10 9 7
74LS138
U2:3 D
1
2
7404
4. Proponer un circuito formado con C.I.'s 74LS139 para hacer un decodificador 4 de 8, cuatro líneas de entrada que entregan en bajo una de 16 salidas.
U1:A 2
U2:A
3
1
1
3
1
2
A
Y0
B
Y1 Y2
E
Y3
4 5 6 7
74LS139
0
74LS08
1
U1:B
0
14
U2:B
13
4 6 5
15
A
Y0
B
Y1 Y2
E 74LS139
74LS08
Y3
12 11 10 9
5. Proponer un circuito formado de C.I.´s 74LS139 para manejar dos display (similar a la figura anterior pero con el 74LS139)
Q1
Q2
2N2905
2N2905
U1:A 2 3
0
A
Y0
B
Y1
5 6
Y2
1
0
4
E
7
Y3
74LS139
U2
0
7 1
1
2 6
1 0
4 5 3
A B
QA QB
C
QC
D
QD
BI/RBO
QE
RBI LT
QF QG
13 12 11 10 9 15 14
74LS47
6. Comprobar la tabla de verdad de funcionamiento del codificador 74148, reflejando también el estado de sus entradas y salidas auxiliares.
U1
1
10
1
11
1
13
1
2
1
4
1
5
12 1 3
A0
1
A1
2
A2
3 4
1
GS
9 A0 7 A1 6 A2 14 GS
5 6 7 EI 74148
1 1
0
EO
15 EO
0 A
1 A
2 A
S G
O E
Entradas
Salidas
A B C D E
F
G H S
A0 A1 A2 GS E0
1
1
1
1
1
1
1 1 1 1 1 1 1 1 0
1
1
1
1
0
X X X X X X X 0 0
0
0
0
0
1
0 1 0
0
0
1
0
1
0
0
1
0
0
1
0 1 1 1 0
0
1
1
0
1
X X X
0 1 1 1 1 0
1
0
0
0
1
X X 0
1 1 1 1 1 0
1
0
1
0
1
X 0 1 1 1 1 1 1 0
1
1
0
0
1
0 1 1 1 1 1 1 1 0
1
1
1
0
1
X X X X X X X X
X X X X X X
X X X X X 0 1 1 X X X X
7. Comprobar la tabla de verdad de funcionamiento del codificador 74147. Entradas
Salidas
1 2 3 4 5 6 7 8 9 A0 B0 C0 D0
1 1 1 1 1 1 1 1 1
1
1
1
1
X X X X X X X X
0
0
1
1
0
0 1
1
1
1
0
0 1 1
0
0
0
1
0 1 1 1
1
0
0
1
0 1 1 1 1
0
1
0
1
0 1 1 1 1 1
1
1
0
1
0 1 1 1 1 1 1
0
0
1
1
0 1 1 1 1 1 1 1
1
0
1
1
0 1 1 1 1 1 1 1 1
0
1
1
1
X X X X X X X X X X X X X X X X X X X X X X X X X X X X
U1 1 2 3 4
1 1
5
1 1 1 1
6
1
7
1
8
1
9
11 12 13 1 2 3 4 5 10
1 2 3 4 5 6 7 8 9 74LS147
Q0 Q1 Q2 Q3
9 A0 7 B0 6 C0 14 D0
0 A
0 B
0 C
0 D
8. Basándonos en el 74148, construir un codificador binario de 16 entradas y 4 salidas, y comprobar su tabla de verdad de funcionamiento.
0
U1
0
10
0
12
1
1
11 13
A1
2
A2 GS
9 A01 7 A11
1 A01
6 A21
3 A
2 A02
14
74LS08
5 6
4
U3:B
7
5
1
1
4
3
1
A0
3
2
1
U3:A
0
A
B
C
D
4
EI
EO
A11
15
6 B
5 A12
74148
74LS08
1
U3:C
0 9
1 1
10 11
1
12
1
1
1
3
1 1
A21
U2
13
0
A0
1
A1
2
A2
3 4
2
GS
9 A02 7 A12
74LS08
6 A22
U3:D
14 GS GS12
5
11
6
4
9 13
7
5
8 C
10 A22
EI
EO
D
15
74LS08
74148
1
9. Proponer el manejo de un teclado de teléfono (4Fx3C) utilizando el C.I. 74148.
7 6 5 4 3 2 1
0
1
0
2 3
0
4
0
5
0
U1 1
10
2
11
3
12
4
13
5
1
6
2
7
3
8
4
6
1
5
1
7
1
8
0
9
0
A0
1
A1
2
A2
3 4
GS
U3:A
9 A01 7 A11 6
1 A01
14
A02 74LS08
5 6 7 EI
15
8
6 5
0 0
11
0
12
0
13
0
14
0
15
0
16
U3:C 9
U2 9
10
10
11
11
12
12
13
13
1
14
2
15
3
16
4 5
A21
0
A0
1
A1
2
A2
3 4
GS
9 A02 7 A12
11
7
74148
U3:D GS12
6
EI
74LS08
14 GS
5
8
10 A22
6 A22
9 13 EO
1
C
2
D
6
A
QA
B
QB
C
QC
D
QD
BI/RBO
QE
RBI
QF
LT
QG
7447
A12 74LS08
10
B
3
A11
0
7
5
4
74148
A
4
U3:B EO
U4
3 2
15 74LS08
13 12 11 10 9 15 14
10. Proponer el manejo de un teclado de teléfono (3Fx3C) utilizando el C.I. 74147.
U1:D Q0 13
12 7404
U2
1 2 3 4 5 6 7 8 9
11 12 13 1 2 3 4 5 10
0 0 0 0 1
1 2 3 4 5 6 7 8 9
U1:E Q1 11 Q0 Q1 Q2 Q3
9 7 6 14
7 1 2 6 4 5 3
7404
U1:F Q2
9
A B C D BI/RBO RBI LT
8
QA QB QC QD QE QF QG
a b c d e f g
13 12 11 10 9 15 14
7447
74147
1
U4 10
7404
1
U3:A
1
Q3
1
2
1 7404
11. Realice la comparación de dos números de 4 bits, compruebe la tabla de funcionamiento del integrado 7585. 0 0 0 0
7 B
0
A0
0
A1
0
A2
0
12 13 15 9 11
0
B0
0
B1
0
B2
0
B3
5 B
4 B
7 A
6 A
5 A
U2 10
A3
6 B
0 0 0 0
14 1 2 3 4
U1 10
A0
12
A1
13
A2
15
A3
9
B0
11
B1
14
B2
1
B3 A
QA
A=B
QA=B
A>B
QA>B
74LS85
4 A
7
2
6
3
5
4
A0 A1 A2 A3 B0 B1 B2 B3 AB 74LS85
Me I M
QAB
7 6 5
12. Proponer un circuito en donde pueda comparar dos palabras digitales de 12 bits c/u. 1 1 1 1
7 A
1
A0
1
A1
1
A2
1
A3
15 9 11 14 1
B0
1
B1
1
B2
1
B3
5 A
4 A
7 B
6 B
5 B
2 3 4
1 1 1 1
1 1 1 1
4 B
1 1 A
U3 10 12 13
1
6 A
1 1 1 1
0 1 A
1 1 B
9 8 A A
0 1 B
9 B
8 B
U2 10 12
A0 A1 A2
13 15 9
A3 B0 B1
11 14 1
B2 B3 A
QA
A>B
QA>B
74LS85
7
2
6
3
5
4
U1 10 12
A0 A1 A2
A0 A1 A2
13 15 9
A3 B0 B1
A3 B0 B1
11 14 1
B2 B3 A
QA
A>B
QA>B
7
2
6
3
5
4
74LS85
B2 B3 A
QA
A>B
QA>B
7 6 5
74LS85
13. Observando el diagrama lógico anterior del integrado 7585 en que compuertas insertaría una entrada habilitadora activa en alto, para tener el control del funcionamiento del integrado.
U2 10 12 13 15 9 11 14 1
0
2 3 4
A0 A1 A2 A3 B0 B1 B2 B3 A
QA
A=B A>B
QA=B QA>B
74LS85
7 6 5
14. Proponer un circuito en donde se muestre en un display el resultado de la comparación de un nibble si : A mayor a B indique A, si A menor que B indique B y si A igual a B indique.
1
A0
0
A1
0
A2
0
A3
1
B0
0
B1
0
B2
0
B3
1
A0
0
A1
0
A2
1
A3
1
B0
0
B1
0
B2
0
B3
U2 A0 A1 A2 A3 B0 B1 B2 B3
10 12 13 15 9 11 14 1 2 3 4
A0 A1 A2 A3 B0 B1 B2 B3 AB
U1:B 7 6 5
QAB
14 13
A B
15
E
74LS85
A0
0
A1
0
A2
0
A3
1
B0
0
B1
0
B2
1
B3
Y0 Y1 Y2 Y3
12 11 10 9
4 6 5 74LS08
a b c d e f g
74LS139
U2 A0 A1 A2 A3 B0 B1 B2 B3
10 12 13 15 9 11 14 1 2 3 4
A0 A1 A2 A3 B0 B1 B2 B3 AB
U1:B QAB
7 6 5
14 A 13 B 15
74LS85
1
a b c d e f g
U3:B
E
a b c d e f g
U3:B Y0 Y1 Y2 Y3
12 11 10 9
4 6 5 74LS08
a b c d e f g
74LS139
U2 A0 A1 A2 A3 B0 B1 B2 B3
10 12 13 15 9 11 14 1 2 3 4
A0 A1 A2 A3 B0 B1 B2 B3 AB 74LS85
U1:B QAB
7 6 5
14 13 15
A B E 74LS139
U3:B Y0 Y1 Y2 Y3
12 11 10 9
4 6 5 74LS08
a b c d e f g
a b c d e f g
15. Comprobar la suma de los siguientes números según el gráfico anterior, llene la siguiente tabla: Byte A
Byte B
Resultados
A7 A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0 A > B
A
A=B
0
0
0
1
1
1
0
1
1
0
0
1
1
1
0
1 0
1
0
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1 0
0
1
0
0
0
1
1
1
1
1
0
0
1
0
1
1
1
1 0
1
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
1
0 1
0
0
1
1
1
0
1
1
1
0
0
1
1
1
0
1
1
1 1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0 0
1
0
0
0
1
1
1
1
0
0
1
1
0
0
0
0
1
1 0
1
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1 0
0
1
1 0 0 1
7 B
1
A0
0
A1
1
A2
10 12 13
1
A3
15
1
B0
14 1
0
B1
2 3
1
B2
4
1
B3
6 B
5 B
4 B
0 0 0 1
7 A
6 A
5 A
U2
9 11
U1 10 12 13
A0 A1 A2
15
A3 B0
9 11
B1 B2
14 1
B3 AB 74LS85
4 A
QAB
7 6
2 3
5
4
A0 A1 A2 A3 B0 B1 B2 B3 Me AB 74LS85
QAB
7 6 5
16. Utilizando el CI 7483 simule el sumador binario de 4 bits tal como se muestra en la figura.
1
A0
0
A1
1
A2
0
A3
U1 10 8 3 1 11
1
B0
1
B1
13
0
B2
0
B3
A1 A2
S1 S2
A3
S3
A4
S4
7
6
1
2
2
15
6 4 5
B1
7 4 16
U2 9
3
B2 B3
A B
QA QB
C
QC
D
QD
BI/RBO RBI
QE QF
LT
QG
13 12 11 10 9 15 14
74LS47
B4 C0
14
C4
74LS83
0
17. Realice un mínimo de 5 sumas para comprobar su funcionamiento.
1
A0
0
A1
U1 10
0
A2
0
A3
8 3 1 11
B0
16
0
B1
13
0
B2
0
B3
S1
A2 A3
S2 S3
A4
S4
9
7
6 2 15
1 2 6
A
QA
B C
QB QC
D BI/RBO
QD QE
RBI LT
QF QG
4 5
B1 B2
7 4
1
U2
A1
3
B3 B4
74LS47
C0
C4
14
74LS83
0
1
A0
0
A1
U1
0
A2
0
A3
10 8 3 1
1
B0
11 7 4 16
0
B1
13
1
B2
0
B3
A1 A2 A3 A4
9 6 2 15
B1 B2 B3 B4 C0 74LS83
0
U2 S1 S2 S3 S4
7 1 2 6 4 5 3
A B C D BI/RBO RBI LT 74LS47
C4
14
QA QB QC QD QE QF QG
13 12 11 10 9 15 14
13 12 11 10 9 15 14
1
A0
1
A1
U1
0
A2
10 8
0
A3
3 1
1
B0
11 7 4 16
0
B1
13
1
B2
0
B3
A1 A2 A3 A4
U2 S1 S2 S3 S4
9 6
7 1
2 15
2 6 4 5 3
B1 B2 B3 B4 C0
A B C D BI/RBO RBI
QA QB QC QD QE QF
LT
QG
13 12 11 10 9 15 14
74LS47 14
C4
74LS83
0
1
A0
1
A1
0
A2
0
A3
U1 10 8 3 1 11 7 4
1
B0
16
0
B1
13
0
B2
0
B3
U2
A1
S1
A2 A3 A4
S2 S3 S4
9 6 2 15
B1 B2
7 1 2 6 4 5 3
B3 B4 C0
A
QA
B C D BI/RBO RBI LT
QB QC QD QE QF QG
13 12 11 10 9 15 14
74LS47
C4
14
74LS83
0
1
A0
0
A1
U1 10
0
A2
0
A3
8 3 1 11
0
B0
7 4 16
0
B1
13
1
B2
0
B3
S1
A2 A3 A4
S2 S3 S4
9
7
6 2
1 2
15
6 4 5
B1 B2
3
B3
C0
A
QA
B C D
QB QC QD
BI/RBO
QE
RBI LT
QF QG
74LS47
B4
74LS83
0
U2
A1
C4
14
13 12 11 10 9 15 14
18. Como implementaría otro display en la figura anterior para que de el resultado en dos displays. Compruebe su funcionamiento efectuando un mínimo de tres sumas. 1 0 0 0 U1 10 8 3 1
1
11 7 4 16
0 0
13
0
U2
A1
S1
A2 A3 A4
S2 S3 S4
9
7
6 2 15
1 2 6 4 5 3
B1 B2 B3 B4 C0
A
QA
B C D BI/RBO
QB QC QD QE
RBI LT
QF QG
13 12 11 10 9 15 14
74LS47
C4
R1 R2 R3 270 R4 270 R5 270 R6 270 R7 270 270 270
14
74LS83
1
1 0 0 0 U1 10 8 3 1
0
11 7
0
4 16
0
13
0
U2
A1 A2
S1 S2
A3 A4
S3 S4
9 6
7 1
2 15
2 6 4 5 3
B1 B2 B3 B4 C0
A B
QA QB
C D BI/RBO RBI
QC QD QE QF
LT
QG
13 12 11 10 9 15 14
74LS47
C4
R1 R2 R3 270 R4 270 R5 270 R6 270 R7 270 270 270
14
74LS83
0
1 0 0 0 U1 10 8 3 1
0
11 7 4 16
0 0
13
1 0
A1 A2 A3 A4
U2 S1 S2 S3 S4
9 6 2 15
4 5 3
B1 B2 B3 B4 C0 74LS83
7 1 2 6
A B C D
QA QB QC QD
BI/RBO RBI LT
QE QF QG
74LS47
C4
14
13 12 11 10 9 15 14
R1 R2 R3 270 R4 270 R5 270 R6 270 R7 270 270 270
19. Proponga un circuito para implementar un sumardo-restador de 4 bits utilizando el 74LS83
U1 10 8 3
1
1
0
1
0
2
3
0
11
S1 S2 S3
A4
S4
9 6 2
7 1 2
15
6 4 5
B1
7 4 16
3
B2 B3 B4
1 3
U2
A1 A2 A3
13
QA QB QC
D BI/RBO RBI
QD QE QF
LT
QG
13 12 11 10 9 15 14
74LS47
C0
2
A B C
14
C4
74LS83
0 0
1
0
2
3
0
1
1 3 2
SW1
R1
SUMA-RESTA
220
20. Proponga un circuito sumador en BCD, utilizando 74LS83
1
A0
0
A1
0
A2
0
A3
U1
B0
0 1
B1
1
B2
0
B3
A0
10
A1
8
A2
3
A3
1
B0
11
B1
7
B2
4
B3
16 13
A1
S1
A2
S2
A3
S3
A4
S4
S4
1
S2
2
9 S1
S1
10
S2
8
2 S3
S3
3
15 S4
S4
1
6 S2
3
S3
1
S4
2
3
B1 B2
11 7 16
B4 C4
1
U2
14 C4
2 C4
12
A1
S1
A2
S2
A3
S3
A4
S4
C
B
A
9 A 6 B 2 C 15 D
B1 B2
4
B3
C0
D
U4
13
13
74LS83
B3 B4 C0
14
C4
74LS83 NOT
0
21. Diseñe un sumador completo, utilizando compuertas lógicas. U2 8
X0
7
0
6 5
U1
0
10 8
0
3 1
0
11 7 4
0
16
0
13
0
A1 A2
S1 S2
A3 A4
S3 S4
9 6
4 3
2
2
15
C0
2 1 23 22 21 20 19 18
X12 X13
17
X14 X15
16
74LS83 15 14
16 15 14
A B
13
13
C D
11
1
4 3
X9 X10 X11
17
0
6 5
X8
19 18 14
7
X6 X7
21 20
C4
8
X4 X5
22
B4
10
X3
1 23
B1 B2 B3
U3 Y
X1 X2
9
11 9
E 74150
1 2 6 4 5 3
A
QA
B C D
QB QC QD
BI/RBO RBI
QE QF
LT
QG
74LS47
X1 X2 X3 X4 X5 X6 X7 X8 X9 X10 X11 X12 X13 X14 X15 A B C D E 74150
U6 7
X0
13 12 11 10 9 15 14
R1 R2 R3 330R 330R R4 R5 330R R6 330R 330R R7 330R 330R
U4 Y
10
8 7 6 5 4 3 2 1 23 22 21 20 19 18 17 16 15 14 13 11 9
X0 X1 X2 X3 X4 X5 X6 X7 X8 X9 X10 X11 X12 X13 X14 X15 A B C D E 74150
U5 Y
10
8 7 6 5 4 3 2 1 23 22 21 20 19 18 17 16 15 14 13 11 9
X0 X1 X2 X3 X4 X5 X6 X7 X8 X9 X10 X11 X12 X13 X14 X15 A B C D E 74150
Y
10
22. Implemente el sumador de 8 bits y compruebe su funcionamiento utilizando dos displays para su visualizar su resultado. 1
A0
1
A1
1
A2
0
A3
0
A4
0
A5
0
A6
0
A7
A0
10
A1
8
A2
3
A3
1
B0
11
B1
7
B2
4
B3
16
0
0
B0
0
B1
1
B2
0
B3
0
B4
0
B5
0
B6
0
B7
10
A5
8
A6
3
A7
1
B4
11
B5
7
B6
4
B7
16
S1
A2
S2
A3
S3
A4
S4
9
S11
6
S21
2
S31
15 S41
B1 B2 B3 B4
13
A4
A1
C0
14
C4
A1
S1
A2
S2
A3
S3
A4
S4
9
S12
6
S22
2
S32
15
S42
U1 S11
1
20
S21
2
19
S31
3
18
S41
4
17
S12
5
16
S22
6
15
S32
7
14
S42
8
13
9
12
10
11
R1 R2 R3 330R R4 330R R5 330R R6 330R R7 330R R8 330R 330R 330R
LED-BARGRAPH-GRN
B1 B2 B3 B4
13
C0
14
C4
23. Diseñe un circuito sumador (A1,A0) (B1,B0) de dos bits utilizando mux de 2 a 1 y de 4 a 1
24. Apoyándose en el circuito MUX 74150, implementar un circuito lógico capaz de representar la función: F (W, X, Y, Z) = Σ(2, 4, 5, 6, 13, 14) U3
U2 8 7 6 5 4 3 2 1 23 22 21 20 19 18 17 16
0
15
1
14
0
11
0
9
13
X0
Y
10
X1 X2 X3 X4 X5 X6 X7 X8 X9 X10 X11 X12 X13 X14 X15 A B C D E 74150
NOT
D1 LED-BIRY
25. Implemente un decodificador de 24 líneas utilizando los CI 74LS138 necesarios.
26.¿ Qué diferencia existe entre un decodificador y un de multiplexor?
Se diferencian por las entradas seleccionadoras que tienen adicionalmente; las cuales optan por una salida en particular que recibirá el dato de la entrada, mientras que las entradas de un decodificador especificarán una salida la cual dará como dato un bajo o un alto dependiendo del C.I’s.
