Electronica Digital - Contadores y Registro

ELECTRÓNICA DIGITAL Capítulo 6

Contadores y Registros

Ing. Bady Elder Cruz Díaz [email protected] [email protected]

ELECTRÓNICA DIGITAL

Capítulo 6 CONTADORES Y REGISTROS

Contadores y registros6 CONTENIDO: Contadores asíncronos (de rizo) 6.1 Contadores síncronos (paralelos) 6.2 Registros de corrimiento 6.3 Entrada en paralelo – salida en paralelo 6.4 Entrada en serie – salida en serie 6.5 Entrada en paralelo – salida en serie 6.6 Entrada en serie – salida en paralelo 6.7 Registros de corrimiento bidireccional 6.8 Registro buffer 6.9

Ing. Ing. Bady Bady Elde Elderr Cruz Cruz Díaz Díaz

2

1



“Los Flip-Flops pueden utilizarse para construir circuitos secuenciales llamados contadores”

Existen una clasificación básica de los contadores, que los divide en: Contadores asíncronos asíncronos y, y, • Contadores • Contadores síncronos. Además, Además, los contadores contadores pueden pueden clasificarse: clasificarse: al tipo de secuencia • Aten diendo (ascendente/descendente) o, número de estados estados por el que pasan pasan (módulo). (módulo). • Al número

qu e

generan

3

Ing. Ing. Bady Bady Elde Elderr Cruz Cruz Díaz Díaz



Contadores asíncronos (de Rizo)6.1 Un conta contado dorr asín asíncro crono no (conoc (conocido ido tambié también n como como de rizo ), es aquel quel contador al que la señal de reloj sólo ingresa al Flip-Flop que contiene el menor bit significativo (LSB). Por ser un contador binario, la secuencia de conteo es: 0, 1, 2… 2 n – 1, 0, 1, 2… 2 n – 1, 0, 1…

donde n es es el número de Flip-Flops que componen el contador. El módulo de un contador binario de este tipo es 2n (el máximo que se puede puede conseguir conseguir utilizando utilizando n Flip-Flops). Ing. Ing. Bady Bady Elde Elderr Cruz Cruz Díaz Díaz

4

2



Contadores asíncronos (de Rizo)6.1 +5V

Q2

+5V

J 2

Q1

CLK

+5V

J 1

Q0

CLK

J 0

Pulsos de Reloj

CLK

Entrada ’

Q2

Q2

’

K 2

Q1

Q1

(MSB)

’

K 1

Q0

K 0

Q0

(LSB)

FIGURA 6-1: Contador asíncrono (o de rizo) ascendente de 3 bits. 5

Ing. Bady Elder Cruz Díaz



Contadores asíncronos (de Rizo)6.1 NÚMERO MOD El contador de la figura anterior, tiene 8 estados diferentes (000 al 111) por tanto se trata de un contador de rizos MOD-8, recordamos que el número MOD es igual al numero de estados por los cuales pasa el contador en cada ciclo completo antes que se recicle a su estado inicial. El numero MOD lo podemos aumentar, simplemente aumentando el numero de Flip-Flops al contador. número MOD = 2n donde n es el numero de Flip-Flops del contador. Ing. Bady Elder Cruz Díaz

6

3



Contadores asíncronos (de Rizo)6.1 DIVISIÓN DE FRECUENCIA En la figura podemos ver que cada Flip-Flop da una forma de onda de salida que es exactamente la mitad de la frecuencia de la onda de entrada CLK. Supongamos que la frecuencia de los pulsos de la señal del reloj es de 8 KHz, así podemos ver que en la salida del primer Flip-Flop es de 4 KHz, la del segundo Flip-Flop es de 2 KHz y él ultimo Flip-Flop 1 KHz.

FIGURA 6-2: División de una frecuencia original entre 2 para cada Flip-Flop. 7




Contadores asíncronos (de Rizo)6.1 CONTADORES ASÍNCRONOS DESCENDENTES Es relativamente simple construir contadores asíncronos descendentes (de rizo), los cuales contaran hacia abajo desde una cuenta máxima hasta cero. CUENTA

Q2 Q1 Q0

(7)

111

(6)

110

(5) (4)

101 100

(3)

011

(2) (1)

010 001

(0)

000

FIGURA 6-3: Cuenta descendente del contador asíncrono. Ing. Bady Elder Cruz Díaz

8

4



Contadores asíncronos (de Rizo)6.1 CONTADORES ASÍNCRONOS DESCENDENTES +5V

Q2

+5V

J 2

Q1

CLK

+5V

J 1

Q0

CLK

J 0

Pulsos de Reloj

CLK

Entrada Q’ 2

Q2

K 2

Q’ 1

K 1

Q1

Q’ 0

K 0

Q0

(MSB)

(LSB)

FIGURA 6-4: División de una frecuencia original entre 2 para cada Flip-Flop. 9




Contadores asíncronos (de Rizo)6.1 RETARDO DE PROPAGACIÓN EN CONTADORES ASÍNCRONOS Este tipo de contadores, tienen una desventaja importante ocasionada por su principio básico de operación: • Cada Flip-Flop se dispara mediante la transición en la salida del Flip-Flops anterior. • Debido al tiempo de retardo de propagación inherente (t pd) a cada Flip-Flop, significa que el segundo Flip-Flop no responderá hasta un tiempo t pd después de que el primer Flip-Flop reciba una transición activa de reloj. • El tercer Flip-Flops no responderá hasta un tiempo igual a 2 x t pd después de esa transición de reloj, y así sucesivamente.


10

5



Contadores asíncronos (de Rizo)6.1 RETARDO DE PROPAGACIÓN EN CONTADORES ASÍNCRONOS En la figura se muestran las formas de onda, con el retardo resultante por cada Flip-Flop, para un contador asíncrono de tres bits. 1000 s CLK 1

Q 0 0 1

Q 1 0 1

Q 2 0

50 s

100 s

150 s

FIGURA 6-5: Se muestra una situación en la que ocurre un pulso de entrada cada 1000 s (el periodo de reloj T = 1000 s) y se supone que cada Flip-Flop tiene un retardo de propagación de 50 s (t pd = 50 s). 11




Contadores asíncronos (de Rizo)6.1 CONTADORES ASÍNCRONOS EN CIRCUITOS INTEGRADOS Existen varios contadores asíncronos en circuitos integrados TTL y CMOS. Uno de ellos es el 74LS293. Flip-Flop A J A CLK A

Flip-Flop B

Q A

J B

CLK A K A

Flip-Flop C

QB

J C

CLK B Q’ A

K B

Flip-Flop D

QC

J D

CLK C Q’ B

K C

QD

CLK D Q’ C

K D

Q’ D

Todas las entradas J, K se encuentran internamente conectadas a ALTO (5V).

CLK B MR 1 Q A

MR 2

QB

QC

(LSB)

QD

(MSB) Salidas Asíncronas del Contador

FIGURA 6-6: Diagrama lógico para el CI contador asíncrono 74LS293. Ing. Bady Elder Cruz Díaz

12

6



Contadores asíncronos (de Rizo)6.1 CONTADORES ASÍNCRONOS EN CIRCUITOS INTEGRADOS Entre las principales características del 74LS293, tenemos: •

El 74LS293 tiene cuatro Flip-Flop JK con salidas Q A, QB, QC y Q D, donde Q A corresponde al LSB y QD al MSB.

•

Cada Flip-Flop tiene una entrada CLK . Se puede tener acceso externo de las entradas CLK de Q A y QB, marcadas como CLK A y CLK B, respectivamente. Estas entradas son activas en BAJO.

13




Contadores asíncronos (de Rizo)6.1 CONTADORES ASÍNCRONOS EN CIRCUITOS INTEGRADOS Entre las principales características del 74LS293, tenemos: •

Cada Flip-Flop tiene una entrada asíncrona BORRAR (CLR). Éstas se encuentran conectadas entre sí a la salida de una compuerta NAND de dos entradas MR 1 y MR 2, donde MR significa Reiniciación Maestra. Estas entradas son activas en BAJO.

•

Las salidas Q B, QC y QD ya están conectados como un contador de rizo de tres bits. La salida Q A no está conectado internamente a nada. Esto permite que el usuario opte por conecta el Flip-Flop A con el Flip-Flop B para formar un contador de cuatro bits, o usarlo en forma independiente, si así lo desea.


14

7



Contadores asíncronos (de Rizo)6.1 CONTADORES ASÍNCRONOS EN CIRCUITOS INTEGRADOS Reset

Reloj

Salidas

Vcc

MR 2

MR 1

Q A

QD

14

13

12

11

10

9

8

MR 2

MR 1

CLK B

CLK A

Q A

CLK B CLK A

CLK B

Entradas de Reloj

74LS293

MR 1 MR 2

QD

74LS293

CLK A QD

QC

QB

Q A QC

(MSB) Reiniciación Maestra

(LSB) Salidas

QB

1

2

3

4

5

6

7

NC

NC

NC

QC

QB

NC

GND

Salidas

a) Símbolo lógico del 74LS293.

b) Diagrama de pines del 74LS293.

FIGURA 6-7: Símbolo lógico y diagrama de pines del 74LS293.

15




Contadores síncronos (Paralelos)6.2 Los contadores síncronos o paralelos, se diferencian de los contadores asíncronos en el que todos los Flip Flops se disparan en forma simultanea (en paralelo) por medio de los pulsos de reloj. QBQ A

Q A

QCQBQ A

QBQ A QC

QD

J D

QC

CLK

Q’ D

J C

QB

CLK

K D

Q’ C

5V

QB

J B

Q A

CLK

K C

Q’ B

J A CLK

K B

Q’ A

K A

Pulsos de Reloj QD

QC

QB

(MSB)

Q A

(LSB) Salidas Síncronas del Contador

FIGURA 6-8: Contador síncrono de 4 bits. Ing. Bady Elder Cruz Díaz

16

8



Contadores síncronos (Paralelos)6.2 Ya que los pulsos de entrada se aplican a todos los Flip-Flops debe utilizase algún medio para controlar cuando un Flip-Flops se dispare o permanezca inalterado por un pulso de reloj: • Las entradas CLK de todos lo Flip-Flops están conectadas entre sí de modo que la señal de entrada de reloj se aplica simultáneamente en todos lo Flip-Flops. • Solo el Flip-Flop A , que es el LSB, tiene entradas J y K que están permanentemente en el nivel ALTO. Las entradas J y K de los demás Flip-Flops son excitadas por alguna combinación de las salidas de los propios Flip-Flops. • El contador síncrono requiere de más circuitería que un contador asíncrono.

17




Contadores síncronos (Paralelos)6.2 Existen muchos contadores síncronos en CI (circuitos integrados). Algunos de los más comunes son los siguientes: • El 74LS160 y 74LS162; contadores síncronos de décadas. • El 74LS161 y 74LS163; contadores síncronos binarios de 4 bits. Acarreo

Salidas

Hab. Carga

Vcc

CO

Q A

QB

QC

QD

ET

L

16

15

14

13

12

11

10

9

CO

Q A

QB

QD

ET

CLEAR

CLK

QC

74LS160, 74LS161, 74LS162 y 74LS163

LOAD

A

EP

B

C

D

1

2

3

4

5

6

7

8

CLR

CLK

A

B

C

D

EP

GND

Borrar Reloj

Entrada de Datos

Hab.

FIGURA 6-9: Diagrama de pines de los contadores síncronos de décadas y binarios. Ing. Bady Elder Cruz Díaz

18

9



Contadores síncronos (Paralelos)6.2 CONTADORES SÍNCRONOS ASCENDENTES/DESCENDENTES Los contadores síncronos ascendentes/descendentes, utilizan dos entradas de control denominadas CONTEO ASCENDENTE y CONTEO DESCENDENTE activas en ALTO (en algunos CI esta entrada es única; 1 para contar en forma ascendente y 0 para contar en forma descendente): •

Cuando se aplica los pulsos de reloj en la entrada de control CONTEO ASCENDENTE, de un contador binario de 4 bits, el contador contará desde 0000 hasta 1111.

•

En el otro caso, cuando se aplica los pulsos de reloj en la entrada de control CONTEO DESCENDENTE, el contador contará desde 1111 hasta 0000. 19




Contadores síncronos (Paralelos)6.2 CONTADORES SÍNCRONOS ASCENDENTES/DESCENDENTES Existen varios CIs contadores síncronos ascendentes/descendentes; entre estos tenemos los CI 74LS190, 74LS191, 74LS192 y 74LS193. • El CI 74LS190 es un contador síncrono de décadas con una entrada de control ascendente/ descendente. • El CI 74LS191 es un contador síncrono binario de 4 bits con una entrada de control ascendente/ descendente. • El CI 74LS192 es un contador síncrono de décadas con dos entradas de control, una para el conteo ascendente y la otra para el conteo descendente. • El CI 74LS193 es un contador síncrono binario de 4 bits con dos entradas de control, una para el conteo ascendente y la otra para el conteo descendente. Ing. Bady Elder Cruz Díaz

20

10



Contadores síncronos (Paralelos)6.2 CONTADORES SÍNCRONOS ASCENDENTES/DESCENDENTES Entradas Vcc

A

16

15 A

Salidas

Entradas

RIPPLE MAX/ CLK CLK MIN LOAD

14

13

12

11

CLK RIPPLE MAX/ LOAD CLK MIN

QB

Q A

G

1

2

3

4

B

QB

Q A

G

Entrada

Salidas

DN/UP

QC

5

6

DOWN/ QC UP

Entradas

Salidas

Entradas

C

D

Vcc

A

CLR

Bent

C sal

LOAD

C

D

10

9

16

15

14

13

12

11

10

9

CLR

Bent

C sal

LOAD

C

C

74LS190 y 74LS191

B

Entradas

A

D

74LS192 y 74LS193

B

QD

QB

Q A

7

8

1

2

3

QD

GND

B

QB

Q A

Salidas

(a) Contadores Síncronos Ascendentes/Descendentes con una única Entrad a de Control de conteo (pin 5).

Entrada

Salidas

COUNT COUNT DOWN UP

4

5

Count Count DOWN UP

Entradas

QC

D

QD

6

7

8

QC

QD

GND

Salidas

(b) Contadores Síncronos Ascendentes/Descendentes con Entradas de Control por separado (p in 4 y 5).

FIGURA 6-10: Diagrama de pines de los contadores síncronos ascendente/descendentes.

21




Contadores síncronos (Paralelos)6.2 CONTADORES SÍNCRONOS PREESTABLECIBLES Muchos contadores síncronos (paralelos) que están disponibles en CI, están diseñados para ser preestablecibles; en otras palabras, se pueden prefijar en cualquier valor inicial de conteo. Existen dos forma de preestablecer al contador: • Forma asíncrona (independiente de la señal de reloj). • Forma síncrona (durante la transición activa de la señal de reloj). Esta operación de preestablecido también se conoce como carga del contador.


22

11



Contadores síncronos (Paralelos)6.2 CONTADORES SÍNCRONOS PREESTABLECIBLES Preestablecimiento Asíncrono: El preestablecimiento asíncrono se emplea en varios contadores en CI, tales como los 74LS190, 74LS191, 74LS192 y 74LS193. Preestablecimiento Síncrono: Muchos contadores síncronos paralelos de CI emplean el preestablecimiento síncrono con la que el contador es preestablecido durante la misma transición activa de la señal de reloj que se emplea para el conteo. Los CIs que incluyen preiniciación síncrona son los 74LS160, 74LS161, 74LS162 y 74LS163.

23




Registros de corrimiento6.3 En el procesamiento digital de datos se necesita con frecuencia retener los datos en ciertas ubicaciones intermedias del almacenamiento temporal, con el objeto de realizar algunas manipulaciones especificas, después de las cuales los datos modificados se pueden enviar a otra localización similar. Los dispositivos digitales donde se tiene este almacenamiento temporal se conocen como reg i st ro s d e c o r rim ien t o o reg is tr o s d e d e s p l a z a m i e n t o . Dado que la memoria y el desplazamiento de información son sus características básicas, los registros son circuitos secuenciales constituidos por Flip-Flops , donde cada uno de ellos maneja un bit de la palabra binaria.


24

12



Registros de corrimiento6.3 TIPOS DE REGISTROS Por lo general se da el calificativo de registro a un conjunto de 8 o más Flip-Flops. Muchos registros usan Flip-Flops tipo D aunque también es común el uso de Flip-Flops JK . Son muy populares los de 8 bits, ya que en los computadores con frecuencia manipulan bytes de información. Entre los tipos de registros tenemos: • Entrada en paralelo – salida en paralelo. • Entrada serial – salida serial. • Entrada en paralelo – salida serial. • Entrada serial – salida en paralelo. • Corrimiento bidireccional. 25




Registros de corrimiento6.3 TIPOS DE REGISTROS Entrada Serial

D 7

D 6

D 5

D 4

D 3

D 2

Entrada Paralela

D 1

D 0

Salida Serial

D 7

D 6

D 5

D 4

D 3

D 2

D 1

D 0

a) Registro de entrada serial - salida serial Salida Paralela

b) Registro de entrada paralela - salida paralela

Entrada Paralela

D 7

D 6

D 5

D 4

D 3

D 2

D 1

D 0

Salida Serial

Entrada Serial

D 7

D 6

D 5

D 4

D 3

D 2

D 1

D 0

c) Registro de entrada paralela - salida seri al Salida Paralela

d) Registro de entrada serial - salida paralela D 7

D 6

D 5

D 4

D 3

D 2

D 1

D 0

e) Registro de desplazamiento bidireccional

FIGURA 6-11: Diagrama de bloques de los tipos de registros. Ing. Bady Elder Cruz Díaz

26

13



Entrada paralela – salida paralela6.4 Para este tipo de registro, la data aparece en las salidas paralelas, simultáneamente con la entrada. A continuación se muestra un registro de entrada paralela - salida paralela de 4 bits con Flip-Flops tipo D .

FIGURA 6-12: Registro de 4 Bits de Entrada Paralela - Salida Paralela.

27




Entrada paralela – salida paralela6.4 Las entradas paralelas se indican como D (D3, D 2, D 1, D 0) y las salidas paralelas como Q (Q3, Q2, Q1, Q0). Luego de que se aplica el pulso de reloj, toda la data aplicada en las entradas D, aparece simultáneamente en la correspondiente salida Q. Los circuitos integrados que contienen registros de entrada paralela/salida paralela son los siguiente: • • •

El 74LS174, registro de entrada paralela/salida paralela de 6 Bits. El 74LS175, registro de entrada paralela/salida paralela de 4 Bits. El 74LS374, registro de entrada paralela/salida paralela de 8 Bits.


28

14



Entrada paralela – salida paralela6.4 Vcc 16

6Q 15

6D 14

6Q 6D CLK

5D 13

5Q 12

4Q 11

5D 5Q

CLK

1

2

3

1Q

1D

4Q 15

3D 3Q

5 2Q

6 3Q

7 3D

8

(a) CI 74LS174 Registro de entrada Paralela/Salida Paralela de 6 Bits con CLEAR. Vcc 20

8Q 19

4Q’ 14

4D

3D

3Q’

3Q

CLK

13

12

11

10

9

4Q 4Q’ CLK 4D

CLK

2D 2Q

4 2D

9

CLK

CLK

CLR

Vcc 16

CLK

4D 4Q

CLK

1Q 1D

4D 10

8D 18

CLK 1D

2D CLK

1Q 1Q’

2Q’ 2Q

1

2

3

4

5

6

7

8

CLR

1Q

1Q’

1D

2D

2Q’

2Q

GND

(b) CI 74LS175 Registro de entrada Paralela/Salida Paralela de 4 Bits con CLEAR y Salidas Negadas. 7D 17

7Q 16

6Q 15

6D 14

5D 13

5Q 12

8Q 8D

7D 7Q

6Q 6D

5D 5Q

CLK

CLK

CLK

CLK

CLK

CLK

CLK

CLK

1Q 1D

2D 2Q

3Q 3D

4D 4Q

1

2

3

G

1Q

1D

3Q’ 3Q CLK 3D

4 2D

5 2Q

6 3Q

7 3D

8 4D

9 4Q

CLK

11

10 GND

(c) CI 74LS374 Registro de entrada Paralela/Salida Paralela de 8 Bits con HABILITACIÓN y Salidas de Tres Estados.

FIGURA 6-13: CIs con Registros de Entrada Paralela/Salida Paralela. 29




Entrada serial – salida serial6.5 Puede construirse un registro de desplazamiento de cuatro bits utilizando cuatro Flip-Flops tipo D como se muestra a continuación.

FIGURA 6-14: Registro de 4 Bits de Entrada Serial - Salida Serial.


30

15



Entrada serial – salida serial6.5 La operación del circuito es la siguiente: • • • • •

Primero se limpia el registro, forzando las cuatro salidas a cero. Luego se aplica la data de entrada secuencialmente en la entrada D del primer Flip-Flops a la izquierda (FF3). En cada pulso de reloj, se transmite un bit de izquierda a derecha. Si asumimos un dato que sea por ejemplo 1001. El bit menos significativo del dato debe ser desplazado a través del registro desde FF3 hasta el FF0.

31




Entrada serial – salida serial6.5 Para obtener la data desde el registro esta debe ser extraída en forma serial. Puede hacerse de dos formas: •

De manera destructiva, en la que la data original se pierde al final del ciclo de lectura, y todos los Flip-Flops que componen el registro son puestos en cero.

•

De manera no destructiva, en la que se evita la perdida del dato. Para esto se realiza un arreglo de compuertas como se muestra, de manera que la data que vaya saliendo vuela a entrar al registro.


32

16



Entrada serial – salida serial6.5 La data se carga al registro cuando la señal de control R/W (READ/WRITE) está en ALTO (ESCRIBIR). La data se desplaza hacia afuera cuando la señal de control R/W está en BAJO (LEER).

FIGURA 6-15: Diagrama lógico del proceso de lectura no destructivo.

33




Entrada serial – salida serial6.5 Este tipo de registro también lo tenemos como un circuito integrado y se conoce como el 74LS165, registro de 8 bits. Cabe resaltar que este CI en realidad tiene los dos tipos de entrada (paralela y serial). CLK Inh.

Entradas Paralelas

Ent. Salida

Vcc

CO

D

C

B

A

DS

QH

16

15

14

13

12

11

10

9

CLOCK INHIBIT

D

C

B

A

DS

74LS165

LOAD

CLK

E

F

G

QH

H

QH

’

1

2

3

4

5

6

7

PL

CLK

E

F

G

H

QH

Carga Reloj

Entradas Paralelas

8 ’

GND

Salida

FIGURA 6-16: 74LS165 Registro de 8 Bits de Entrada Paralela/Serial - Salida Serial.


34

17



Entrada paralela – salida serial6.6 A continuación se muestra un registro de desplazamiento con entrada paralela y salida serial. El circuito utiliza Flip-Flops tipo D y un arreglo de compuertas NAND para la entrada de datos al registro (escritura).

FIGURA 6-17: Registro de 4 Bits de Entrada Paralela/Salida Serial. 35




Entrada paralela – salida serial6.6 La operación del circuito es la siguiente: • D3, D 2, D1 y D0 son las entradas en paralelo, donde D3 es el bit mas significativo y D0 el menos significativo. • Para escribir los datos, la línea de control WRITE/SHIFT se coloca en BAJO (0 voltios) y la data se introduce con un pulso de reloj. • La data se desplaza cuando la línea de control se coloca en ALTO (5 voltios). • El registro realiza un desplazamiento hacia la derecha cuando se aplica el pulso de reloj.


36

18



Entrada paralela – salida serial6.6 El 74LS165, es un registro de 8 bits de entrada paralela - salida serial. Cabe resaltar que este tipo de registro también cuenta con una entrada serial. Para poder realizar la carga paralela de los datos al registro, se necesita una entrada de control a la cual se la etiqueta como PL (WRITE/SHIFT). CLK Inh.

Entradas Paralelas

Ent. Salida

Vcc

CO

D

C

B

A

DS

QH

16

15

14

13

12

11

10

9

CLOCK INHIBIT

D

C

B

A

DS

74LS165

LOAD

CLK

E

F

G

QH

H

QH

’

1

2

3

4

5

6

7

PL

CLK

E

F

G

H

QH

Carga Reloj

Entradas Paralelas

8 ’

GND

Salida

FIGURA 6-18: 74LS165 Registro de 8 Bits de Entrada Paralela/Serial - Salida Serial. 37




Entrada serial – salida paralela6.7 Para este tipo de registro la data se introduce en forma serial. Una vez almacenada, cada bit aparece en su salida correspondiente, y todos los bits están disponibles simultáneamente. A continuación se muestra un registro de desplazamiento de 4 bits con esta configuración.

FIGURA 6-19: Registro de 4 Bits de Entrada Serial - Salida Paralelo. Ing. Bady Elder Cruz Díaz

38

19



Entrada serial – salida paralela6.7 El 74LS164, es un registro de corrimiento de 8 bits. Cabe resaltar que este tipo de registro cuenta con dos entradas seriales, etiquetadas con las letras A y B, una entrada de para borrar el contenido del registros etiquetada como CLR y la entrada de reloj CLK . Salidas Paralelas

Entradas

Vcc

QH

QG

QF

QE

CLR

CLk

14

13

12

11

10

9

8

QH

QG

QF

QE

CLEAR

74LS164

A

B

Q A

QB

CLK

QC

QD

1

2

3

4

5

6

7

A

B

Q A

QB

QC

QD

GND

Salidas Paralelas

Entradas

FIGURA 6-20: 74LS164 Registro de 8 Bits de Entrada Serial - Salida Paralela. 39




Registros de corrimiento bidireccional6.8 Los registros discutidos hasta ahora realizaban desplazamiento hacia la derecha. (Cada vez que se desplaza un bit hacia la derecha implica una división entre dos del numero binario).

Entrada Serial

D 7

D 6

D 5

D 4

D 3

D 2

D 1

D 0

Salida Serial

División  2

Desplazamiento a la derecha

FIGURA 6-21: Corrimiento hacia la derecha. División entre 2.


40

20



Registros de corrimiento bidireccional6.8 Si la operación se invierte, (desplazamiento hacia la izquierda). El efecto es que a cada desplazamiento de un bit hacia la izquierda se realiza una multiplicación por dos del numero binario.

Salida Serial

D 7

D 6

D 5

D 4

D 3

D 2

D 1

D 0

Entrada Serial

Multiplicación x 2

Desplazamiento a la izquierda

FIGURA 6-22: Corrimiento hacia la izqui erda. Multiplicación por 2.

Con un arreglo adecuado de compuertas NAND se pueden realizar ambas operaciones. A este tipo de registro se le denomina registro de corrimiento bidireccional. 41




Registros de corrimiento bidireccional6.8 El arreglo de compuertas NAND selecciona la entrada de dados del FlipFlop adyacente bien sea a la derecha o a la izquierda, dependiendo de la línea de control LEFT/RIGHT.

FIGURA 6-23: Registro de Corrimiento Bidireccional de 4 Bits. Ing. Bady Elder Cruz Díaz

42

21



Registros de corrimiento bidireccional6.8 El 74LS194, es un registro de corrimiento bidireccional de 4 bits. Este registro cuenta con dos entradas seriales, una para el corrimiento hacia la derecha, etiquetada como R , la otra para el corrimiento hacia la izquierda, etiquetada como L. Cuenta también con una entrada de para borrar el contenido del registros, etiquetada como CLR , y la entrada de reloj CLK . Entradas Paralelas

Entradas

Vcc

Q A

QB

QC

QD

CLK

S 1

S 0

16

15

14

13

12

11

10

9

Q A

QB

QC

QD

CLOCK

S 1

74LS194

CLEAR

R

A

B

C

S 0

D

L

1

2

3

4

5

6

7

8

CLR

R

A

B

C

D

L

GND

Borrar Ent.

Entradas Paralelas

Ent.

FIGURA 6-24: 74LS194 Registro de Corrimiento Bidireccional de 4 Bits. 43




Registro buffer 6.9 Existen circuitos integrados con compuestas buffer arregladas de tal manera que permiten la transmisión de datos ya sea en un sentido o en ambos sentidos, mediante una respectiva entrada de control. APLICACIONES: Un buffer triestado se utiliza para conectar varias cosas a un mismo bus. Ejemplo: 3 dispositivos conectados a un bus, no pueden estar transmitiendo los tres a la vez. Mientras uno utiliza el bus transmitiendo los datos (1’s y 0’s, dos estados) los otros dos deben estar en alta impedancia (3er estado).


44

22



Registro buffer 6.9 Uno de los circuitos integrados que contienen bus buffer es el siguiente:

Vcc 20

2G 19

1Y A 18

2D 17

1Y B 16

2C 15

1Y C 14

2B 13

1Y D 12

2 A 11

4 1B

5 2Y C

6 1C

7 2Y B

8 1D

9 2Y A

GND

1

2

3

1G

1 A

2Y D

10

FIGURA 6-25: El 74LS244, buffer octal con dos entradas de habilitación, una para cada cuatro buffers.

45




Registro buffer 6.9 Otro de los circuitos integrados que contienen bus buffer es el siguiente:

Vcc 20

G

19

1B 18

2B 17

3B 16

4B 15

5B 14

6B 13

7B 12

8B 11

4 3 A

5 4 A

6 5 A

7 6 A

8 7 A

9 8 A

GND

1

2

3

DIR

1 A

2 A

10

FIGURA 6-26: El 74LS245, buffer octal bidireccional con una entrada de habilitación y una entrada de control de dirección, ya sea de A hacia B o de B hacia A .


46

23



Registro buffer 6.9 Modo de operación del 74LS244: ENTRADA

SALIDA

ENTRADA

SALIDA

G1

1A

1Y

G2

2A

2Y

0

0

0

0

0

0

0

1

1

0

1

1

1

X

Z

1

X

Z

0: Nivel lógico BAJO 1: Nivel lógico ALTO X: Valor lógico INDIFERENTE Z: Alta impedancia, CIRCUITO ABIERTO

(a) Diagrama del 74LS244.

(b) Tabla de operación del 74LS244.

FIGURA 6-27: El 74LS245, buffer octal bidireccional con una entrada de habilitación y una entrada de control de dirección, ya sea de A hacia B o de B hacia A . 47




GRACIAS

Ing. Bady Elder Cruz Díaz [email protected] [email protected] Ing. Bady Elder Cruz Díaz

48

24

Electronica Digital - Contadores y Registro

Recommend Documents