Université d’Orléans L4PY04 & L6PY04
Licence de Physique année 2005-2006
Électronique numérique Exercices
1. PORTES PORTES LOGIQUES LOGIQUES 1.1. 1.1. Établissez l’expression logique correspondant à chaque circuit :
1
≥
a)
b)
e)
c)
d)
f)
1
g)
≥
h)
i)
& k)
j)
&
1
1
≥
l)
m)
≥
n)
1.2. 1.2. Les circuits suivants sont-ils sont-ils équivalents ?
&
&
&
&
et
et
&
&
&
&
2. ALGÈBRE ALGÈBRE BOOLÉEN BOOLÉENNE NE 2.1. 2.1. Simplifiez les expressions suivantes pour obtenir des expressions simples simples complémentées
(
)
x
=
A A+B
x
=
AB C + AB C + AB C + AB C
x
=
A + B + AB
x
=
( A C )( B D )
x
=
AA B
x
=
A CD
+
+
AAB ABCD
+
x = QRS(Q
+
+
R + S)
x = AB C + AB C + A
2.2. 2.2. Trouvez une expression simplifiée des circuits suivants
A B
X
C
D E
&
F
&
1
≥
Z
2.3. 2.3. Concevez, en n’utilisant que des portes NAND, un circuit dont l’expression logique est x
=
AB D + AB D
2.4. 2.4. On veut réaliser la fonction X = A B +C
et on dispose pour cela de plusieurs circuits imprimés à 14 broches : des 74LS00 (4 portes NAND à deux entrées), des 74LS02 (4 portes NOR à deux entrées), des 74LS08 : (4 portes AND à deux entrées) et des 74LS10 (3 portes NAND à trois entrées). Concevez un montage qui nécessite le moins possible de circuits intégrés. Ci-dessous : A, B et C désignent des entrées, Y la sortie, V cc l’alimentation à +5 V et GND (= ground) la masse.
2.5. 2.5. Simplifiez l’expression l’expression suivante à l’aide d’un diagramme de Karnaugh x
=
AB C + B C + AB
2.6. 2.6. Concevez un circuit qui reçoit en entrée le numéro du mois de l’année (nombre de 1 à 12, codé en binaire), et fournit en sortie un état haut si le mois compte plus de trente jours, un état bas sinon. Utilisez un diagramme de Karnaugh pour simplifier l’expression. n° de mois
?
X
3. NOTATION NOTATION BINAIRE BINAIRE 3.1. 3.1. Convertissez les nombres binaires suivants en nombres décimaux a) 1011011
b) 100000
c) 11111
3.2. 3.2. Convertissez les nombres BCD (=Binary Coded Coded Decimal) suivants en en nombres décimaux a) 1001
b) 000100111000
c) 01101010
3.3. 3.3. Convertissez les nombres suivants en binaire puis en BCD a) 24
b) 1000
c) 512
3.4. 3.4. Combien de bits faut-il pour coder les nombres suivants respectivement en binaire et en BCD ? a) 9
b) 31
c) 32
d) 33
e) 1045
3.5. 3.5. Une suite logique logique débute par les nombres binaires : 00001, 00001, 00001, 00010, 00011, 00101, 00101, 01000, ... Déterminez les nombres suivants de la suite.
3.6. 3.6. Certains compas numériques utilisent un codeur optique faisant appel au codage Gray. L’aimant L’aimant du compas est solidaire d'un disque équipé d’un système de codage optique; ce dernier est basé sur un code Gray ou code binaire réfléchi. Ce code à la particularité, pour n'importe quel nombre, de ne voir qu'un de ses bits changer d'état lorsque que ce nombre passe à la valeur immédiatement supérieure ou inférieure. Lorsqu'un bit est à un le disque codé laisse passer la lumière, lorsqu'il est à zéro, il empêche son passage. Un système optique vient lire l'état des bits et donc la valeur de l'angle entre l'appareil et le nord. Le disque ci-contre est codé en binaire réfléchi sur les 16 secteurs de ses 4 pistes. Pour chaque valeur 0 la piste est transparente, pour chaque valeur 1 elle est opaque. Un système optique composé d'une diode LED et d'un récepteur réce pteur (photodiode ou phototransistor) vient lire, suivant un rayon, la valeur de chaque chaqu e secteur. L'erreur de lecture reste inférieure à un secteur. En pratique, pour avoir une meilleure résolution, le nombre de pistes et de secteurs est plus élevé. On trouve aujourd’hui des codeurs à plus de 10 bits. Valeur décimale 0 1 2 3 4 etc.
Code binaire 0000 0001 0010 0011 0100
Code Gray 0000 0001 0011 0010 0110
a) Complétez Complétez la table table ci-dessus ci-dessus b) Concevez Concevez un circuit simple simple qui permet permet de convertir convertir un code Gray à 4 bits en un code binaire.
4. CHRONO CHRONOGRA GRAMMES MMES 4.1. 4.1. Complétez les chronogrammes correspondant aux circuits suivants
A A B
&
X
B X
A A B
1
≥
X
B X
A A X
B
B X
A A B
&
X
B X
A B
X
B
A Y
X Y
4.2. 4.2. Identifiez la fonction logique réalisée par le circuit dont le chronogramme figure ci-dessous. Peut-on identifier ce circuit sans ambiguïté ?
A A B C
B ?
X
C X
5. FAMILLES FAMILLES LOGIQUES LOGIQUES 5.1. 5.1. Complétez le chronogramme suivant pour un circuit TTL suiveur, puis pour un circuit CMOS alimenté à 5 V. Indiquez les zones interdites.
Tension d’entrée [V] 5 4 3 2 1 0
TTL 1 0
CMOS 1 0
5.2. 5.2. Déterminez la valeur approximative de la tension de sortie en X en fonction des tensions tensions d’entrée en A et B, qui peuvent valoir soit 0 V, soit soit 5 V. Commencez par déterminer l’état des des transistors, sachant que le courant peut aussi bien entrer que sortir en X. • Quelle est la fonction fonction logique logique réalisée réalisée par ce circuit circuit ? • Que se passe-t-il passe-t-il lorsque lorsque A et B sont sont tous deux débranc débranchés hés ? Vcc = +5 V
3.6kΩ
1.6k Ω
Ω
Q3
Q1 A
115
Q2
X
B Q4 1k Ω
5.3. 5.3. Identifiez la fonction logique réalisée par chacun des circuits suivants : • Déterminez Déterminez les avantages/ avantages/inconv inconvénients énients des des circuits circuits a) et b) par rapport rapport aux autres circuits. circuits. • Pour chaque chaque circuit, circuit, déterminer déterminer ce qui se se passe lorsqu’o lorsqu’onn débranche débranche une ou plusieurs plusieurs entrées. entrées.
Vcc = 5V A Q B A Q B
a)
b)
c)
d)
Vcc = +5 V
A
X
C
e)
f)
Vcc V cc
X
A
Y
Q B
g)
h)
5.4. 5.4. Tracez le chronogramme d’une des sorties du circuit ci-dessous. Chaque porte possède le même temps de propagation : tpLH = 10 ns, tpHL = 15 ns En revanche, on supposera que le passage d’un état à un autre se fait instantanément.
1
A1
1
A2
1
A3
6. LOGIQUE COMBINATOIRE : CODAGE 6.1. 6.1. On dispose d’un jeu de décodeurs/démultiplexeurs de type 74ALS138 à 3 entrées • Quelle est l’entrée l’entrée corresp correspondant ondant au bit de poids poids fort fort ? • Comment Comment faut faut -il assemb assembler ler de tels décode décodeurs urs pour pour réaliser réaliser un seul décodeur à 4 entrées ? • Même quest question ion pour pour obten obtenir ir un décod décodeur eur à 5 entré entrées. es.
6.2. 6.2. Le circuit suivant est un pilote/décodeur BCD-7 segments destiné à être utilisé avec un affichage LED à 7 segments. L’entrée D correspond au bit le moins significatif. Vcc
D C
a
f
b g
b e
B A
a
g
c d
• Dressez Dressez la table table de vérité de de ce circuit circuit pour les les valeurs valeurs d’entrée d’entrée allant allant de 0 à 9. • Au cours d’un d’un contrôle contrôle on obtient obtient l’afficha l’affichage ge ci-dessous. ci-dessous. Quelle Quelle est l’origine l’origine de ce problème ? Les causes peuvent être : entrée/sortie mal connectée ou court-circuitée avec une autre, connexion court-circuitée avec la masse, entrées ou sorties permutées, ...
obtenu
prévu
6.3. 6.3. Le 74LS147 est un codeur prioritaire décimal-BCD dont les caractéristiques sont sont :
• Quel sera sera son état de sortie s’il reçoit en entrée le nombre nombre 1 1 1 1 0 1 0 1 1 ? • Lors d’un contrôle, toutes les entrées sont mises à l’état haut, puis les entrées 1 à 9 sont successivement et une-à-une mises à l’état bas. La lecture des sorties fournit dans ce cas : (1111),(1110), (1101), (1111), (1011), (1010), (1001), (1000), (0111), (0110). Quelles sont les causes possibles de ce dysfonctionnement dysfonctionnement ?
6.4. 6.4. Esquissez le schéma interne d’un codeur à 2 bits et à 4 entrées.
6.5. 6.5. Pour chacun des énoncés qui suivent, dites si cela concerne un codeur, un décodeur ou les deux : • il possè possède de plus plus de sorties sorties que d’ent d’entrées rées • une seul seulee sortie sortie peut peut être être activée activée à la fois fois • il sert sert à traduire traduire en binaire binaire l’enfoncem l’enfoncement ent de touches touches • on peut utiliser utiliser ses sorties sorties pour pour alimenter alimenter d’autres d’autres circuits circuits qui qui nécessitent nécessitent des courants d’intensité relativement élevée (par exemple, diodes LED) • en mode de fonctionne fonctionnement ment normal, normal, plusieur plusieurss entrées entrées peuvent peuvent être activées simultanément
7. LOGIQUE COMBINATOIRE : MULTIPLEXAGE 7.1. 7.1. Établissez la table de vérité du circuit suivant et déterminez sa fonction A B X C D
I
J
7.2. 7.2. Dessinez le schéma interne d’un multiplexeur à 3 entrées.
7.3. 7.3. Un multiplexeur peut être utilisé pour générer des formes d’onde périodiques. Dans Dans le circuit ci-dessous, on utilise un multiplexeur à 8 entrées dont le code d’entrée est fourni par un compteur modulo 8 (la valeur décimale de S vaut successivement 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, ...). Le compteur s’incrémente chaque fois que le signal d’horloge (CLK) passe d’un état bas à un état haut. • Tracez Tracez le le chrono chronogra gramme mme de la sortie sortie X • Quelle Quelle est la périodicité périodicité de la forme forme d’onde d’onde ainsi ainsi obtenue obtenue ? +Vcc
compteur modulo 8
CLK
I7 I6 S2 S1 S0 E
I5 I4
I3
I2 I1
I0
X
7.4. 7.4. On dispose d’une série de multiplexeurs de type 74AC151 à 8 entrées, avec lesquels on aimerait réaliser un seul multiplexeur à 16 entrées. Combien en faudra-t-il ? Montrez comment il faut les assembler.
7.5. 7.5. Le circuit ci-contre est constitué d’un multiplexeur qui reçoit A3 en entrée (A) le code binaire correspondant aux 12 mois de A2 l’année (janvier=1, ..., décembre=12); A0 est le bit de poids faible. Établissez la table de vérité donnant l’état de la sortie Q A 1 pour chaque mois. Quelle fonction ce circuit remplit-il ? A0
Q B0 B1 B2 B3 B4 B5 B6 B 7
1
8. LOGIQUE COMBINATOIRE : OPÉRATIONS ARITHMÉTIQUES 8.1. 8.1. Le 74LS85 est un comparateur comparateur de grandeurs binaires à 4 bits, ayant trois entrées en cascade cascade et trois sorties. Montrez comment câbler plusieurs circuits intégrés pour réaliser les opérations suivantes a) comp compar arer er deux deux nomb nombre ress de 3 bits bits chac chacun un b) comp compar arer er deux deux nomb nombre ress se 10 bits bits chac chacun un c) comp compar arer er tro trois is nom nombr bres es de de 4 bit bitss chac chacun un (éta (étatt haut haut si si A=B= A=B=C, C, éta étatt bas bas sino sinon) n)
8.2. 8.2. Montrez comment assembler des additionneurs parallèles à 4 bits pour pour faire la somme de deux nombres de 7 bits chacun. Voici le brochage du circuit intégré 74AC283
9. LOGIQUE SÉQUENTIEL SÉQUENTIELLE LE : BASCULES BASCULES 9.1. 9.1. Complétez les chronogrammes suivants A
A
1
Q
1
Q
≥
≥
B
B Q
CLK D
Q
CLK
t
Q
— Q
t
CLK S
S
Q
R
— Q
CLK
R Q
CLK J
J
Q
K
— Q
CLK
K Q
9.2. 9.2. Tracez le chronogramme du circuit circuit suivant. On suppose qu’initialement toutes les sorties Q sont à l’état bas. • Quelle Quelle est est la pério périodic dicité ité du signa signall obtenu obtenu en Q 2 ? • Cette périodi périodicité cité est-elle est-elle influenc influencée ée par l’état l’état initial initial des bascules bascules ?
D
Q0
D
Q1
D
Q2 Q2
CLK
9.3. 9.3. Complétez le chronogramme suivant suivant CLK
t
CLR
PRE
+5 V t
PRE
J
Q
K
— Q
CLK
t
Q
CLR
t
9.4. 9.4. Le circuit ci-dessous est un registre à décalage décalage à 4 bits. Toutes les bascules sont initialement initialement à l’état bas. Les états qui apparaissent à la sortie Q 3 après chaque impulsion d’horloge sont successivement : 0 (avant la première impulsion), puis 0, 0, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1,… Trouvez la cause probable probable de cette défaillance. +5 V
J
Q0
J
K
Q1
J
K
Q2
K
J
Q3
K
CLK
10. LOGIQUE SÉQUENTIELLE SÉQUENTIELLE : APPLICATIONS APPLICATIONS 10.1. 10.1. Expliquez en quoi le circuit suivant permet de déterminer l’ordre d’arrivée d’un front montant en A et en B. A
J
Q
B K
10.2. 10.2. On dispose d’un phototransistor et d’une bascule RS, avec lesquels on aimerait réaliser un circuit d’alarme. L’alarme doit se déclencher lors de la coupure du faisceau lumineux qui éclaire le phototransistor. Elle doit ensuite rester enclenchée, même si l’éclairage est rétabli, jusqu’à ce qu’une mise à zéro soit actionnée. a) A quel état correspond la sortie V T lorsque le phototransistor est éclairé/non éclairé ? b) Montrez comment câbler les éléments pour obtenir une alarme. VT
R S
Q
sirène
10.3. 10.3. Quelle est la fonction réalisée par le circuit suivant ? Tracez son chronogramme.
D
Q
1
≥
D
Q
CLK
10.4. 10.4. Le circuit ci-dessous permet de sélectionner des impulsions d’horloge. Or comme l’interrupteur n’est pas synchrone avec les impulsions d’horloge, on risque d’observer des impulsions tronquées B A
&
Q
A Q (observé)
B
Q(souhaité)
Montrez comment l’ajout d’une bascule D permet de résoudre ce problème.
10.5. 10.5. Le 74LS121 est un monostable non redéclenchable. Montrez comment le brancher pour produire une impulsion de 100 ms. La durée d’une impulsion vaut τ ≈ 0.7 R C
10.6. 10.6. Déterminez la fonction réalisée par par le circuit suivant : a) Ident Identif ifie iezz d’ab d’abor ordd la la fon fonct ctio ionn du du cod codeu eur, r, pui puiss cel celle le des des bas bascul cules es b) A quoi sert l’ l’interrupteur A ? c) Que Que se se pas passe se-t -t-i -ill si si on enlè enlève ve le mono monost stab able le ?
+5V +5V
chaque interrupteur possède une résistance de rappel à V cc Q3
codeur décimalDCB 74LS147
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
1
Q2
1
Q1
1
Q0
1
1 ≥1
PRE Q
J
X
J
Y
J
Z
K
X
K
Y
K
Z
T tp =20ms
CLR
CLR
+5V A
vers l’entrée CLR des bascules D
10.7. 10.7. Concevez un circuit simple qui permet d’obtenir le chronogramme en Q. Faites Faites un schéma précis du circuit. H
Q
100 ms
300 ms
H
?
Q
11. 11. MÉMOIRES MÉMOIRES PROGRAMMAB PROGRAMMABLES LES 11.1. 11.1. On dispose de mémoires 16 x 4 bits avec lesquelles on aimerait réaliser une seule mémoire de 16 x 8 bits. Combien faut-il de circuits intégrés ? Montrez comment les assembler. A3 validation
CS
lecture/écriture
L/E
A2
A1
A0
16 x 4
E/S 3 E/S 2 E/S 1 E/S 0
11.2. 11.2. Même question, mais pour étendre la mémoire à 32 x 4 bits. 11.3. 11.3. Les mémoires mortes sont couramment utilisées pour générer des signaux. Le circuit suivant représente une mémoire 16 x 8 dont les entrées d’adresse sont reliées à un compteur binaire. On veut que ce circuit génère le code binaire associé à une séquence croissante de nombres carrés : 0 2, 12, 22, 32 ... 142, 152, 02, 12, 22, etc. Le modulo du compteur est tel que toutes les adresses de la mémoire sont parcourues. parcourues. a) Déterm Détermine inezz le le nombr nombree d’ent d’entrée réess d’ad d’adres resse se ainsi ainsi que la capaci capacité té tota totale le de la mémoir mémoiree b) Quel Quel doit doit être être le le mod modul uloo du du com compte pteur ur ? Jus Justi tifi fiez ez votr votree rép répon onse se c) Déterm Détermine inezz la la vale valeur ur binair binairee cont contenu enuee dans dans la cinqui cinquième ème et la huitièm huitièmee adre adresse sse..
CLK
mémoire 16 x 8
compteur modulo ?
D0 D1 D2 D3 D4 D5 D6 D7
programmable array logic) à 4 11.4. 11.4. Le schéma ci-dessous détaille l’architecture l’architecture d’une mémoire de type PAL ( programmable entrées et à 4 sorties. Réalisez avec cette mémoire un circuit qui reçoit en entrée le code binaire d’un mois de l’année (janvier=1, ..., décembre=12) et active la sortie S0 uniquement si c’est un mois d’hiver (décembre, janvier, février), S1 uniquement si c’est un mois de printemps (mars, avril, mai), etc. a) Dress ressez ez la tab table le de véri vérité té de ce circ circui uit. t. b) A parti partirr de la la table table de vérit vérité, é, marq marquez uez les les fusi fusible bless à détr détruir uiree dans dans la la parti partiee progr programm ammabl ablee
D
C
B
A
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
partie programmable programmable (matrice ET)
S 3 S2 S1 S 0 partie câblée (matrice OU)
12. 12. COMPTEU COMPTEURS RS 12.1. 12.1. Comparez les chronogrammes chronogrammes (sorties Q 0, Q 1, Q 2) des trois compteurs suivants. Quelles sont leurs séquences de comptage ?
J
Q0
Q1
J
Q2
J
CLK CLK K
a)
J
K
Q0
K
Q1
J
Q2
J
CLK CLK K
b)
J
K
Q0
K
Q1
J
Q2
J
CLK CLK K
c)
K
K
12.2. 12.2. Dans le circuit ci-dessous, H est un signal d’horloge périodique et les sorties Q 0 et Q 1 sont initialement à l’état bas. • Trac Tracez ez le le chro chrono nogra gramm mmee de Q 0 et Q 1 • Précisez Précisez exactement exactement de quel type type de compteur compteur il s’agit s’agit (décompteur (décompteur,, compteur, compteur, synchrone, synchrone, asynchrone, quel modulo, etc.)
& J
Q 0
J
Q 1
Q 1
H K
K CLR
CLR
12.3. 12.3. Le 74LS293 est un compteur binaire dont les caractéristiques sont données ci-dessous. Montrez comment câbler un ou plusieurs de ces compteurs pour réaliser: a) Un compteur modulo 5 b) Un compteur modulo 7 c) Un compteur modulo 60
12.4. 12.4. Quel type de compteur avons-nous ci-dessous ? Précisez s’il s’agit d’un compteur/décompteur, d’un compteur BCD, par décades, modulo 12, binaire, .... Prenez les entrées R 0 à l’état bas et connectez comme ci-dessus Q A à CKB.
12.5. 12.5. Quelle est la fonction réalisée par le circuit suivant ? Le signal à analyser (X 1) est périodique et compatible avec la norme TTL. Le signal d’échantillonnage (X 2) est lui aussi périodique et compatible avec la norme TTL, mais sa période est connue et elle est beaucoup plus grande que celle de X 1. a) Étab Établi liss ssez ez les les chr chron onog ogra ramm mmes es aux aux poi point ntss A, A, B et C b) Que Que se se pas passe se-t -t-i -ill si si on on int inter erve vert rtit it par par err erreu eurr X1 et X2 ?
Q0 Q1 compteur Q2 binaire
X1
C
&
X2
Q3 affichage
CLR
B
Q
A
J
A
K
T
monostable t = 80 ns
Q
13. CONVERTISSEURS CONVERTISSEURS NUMÉRIQUES - ANALOGIQUES ANALOGIQUES (CNA) 13.1. 13.1. Un CNA fournit une tension de sortie Vs = 0.58 V quand son entrée numérique vaut 00011101 et Vs = 0 V quand l’entrée vaut 00000000. a) Quel Quelle le est est la la rés résol olut utio ionn ou ou pas pas de ce conv conver erti tiss sseu eurr ? b) Quel Quelle le est est la la plus plus gra grand ndee tens tensio ionn de sor sorti tiee qu’i qu’ill est est capa capabl blee de dél délivr ivrer er ? c) Comb Combie ienn de bits bits fau faudr drai aitt-il il avoi avoirr pour pour que que la réso résolu luti tion on en pou pourc rcen enta tage ge de ple plein inee échelle soit < 0.1 % ?
13.2. 13.2. Dans le circuit suivant, qu’est-ce qui est à l’origine des brèves chutes de t ension observées à la sortie du convertisseur, lorsqu’il fonctionne à haute fréquence ?
1.8 V compteur à propagation de 3 bits
A2 A1
Vs CNA
A0 0V
13.3. 13.3. Le CNA suivant est de type TTL et possède un pas de 0.1V. Esquissez la forme d’onde qu’il produira à sa sortie dans le cas où la connexion en A 2 est ouverte. A3 compteur à 4 bits
A2 A1
Vs CNA
A0
13.4. 13.4. On dispose d’un CNA à rampe rampe à 4 bits. a) Quel Quellle est est sa tens tensio ionn de de ple plein inee éch échel ellle si si Vs = 2 V lorsque l’entrée numérique vaut 1000 ? b) Quel Quelle le est est sa sa réso résolu luti tion on en en pour pource cent ntag agee de ple plein inee éche échell llee ?
c) Ce CNA CNA est est com comma mand ndéé par par un com compte pteur ur mod modul uloo 16 en en vue vue de tes tester ter son son fonc foncti tion onnem nement ent ave avecc une horloge de 1 kHz. La tension de sortie obtenue est représentée sur le graphe ci-dessous. Complétez l’échelle des ordonnées et dessinez le signal correct qu’on aurait pu obtenir. d) Quelles sont sont la ou les causes causes probables probables de ce dysfonctio dysfonctionnement nnement ?
V s [V]
0
t [ms] 0
2
4
6
8
10
12
14
16
18
13.5. 13.5. Lors de son essai en régime statique, un CNA de 8 bits a donné les résultats ci-dessous. Quelles sont les causes possibles de ce dysfonctionnement ? c od e d ’ e n t r é e
tension de sortie
00000000 00000001 00000010 00000100 00001111 10000000
60.5 mV 70.5 mV 60.5 mV 100.5 mV 190.5 mV 1340.5 mV
14. CONVERTISSEURS CONVERTISSEURS ANALOGIQUES ANALOGIQUES - NUMÉRIQUES (CAN) 14.1. 14.1. Les paramètres du CAN 10 bits suivant sont : fréquence f =1 MHz et tension de pleine échelle Vref =10.23 V. a) Quel Quel est est l’é l’équ quiv ival alen entt num numér ériq ique ue (en (en bin binai aire re)) de de Ve = 2.438 V ? b) Quelle sera alors la tension V t délivrée par le CNA ? c) Comb Combie ienn de de tem temps ps lui lui fau fautt-il il pour pour effe effect ctuer uer cette cette conv conver ersi sion on ?
début horloge
Ve
&
+ – reset Vt
compteur 10 bits
CNA
14.2. 14.2. Comparez les durées de conversion maximales d’un CAN à rampe numérique de 10 bits et d’un CAN par approximations successives de 10 bits lorsque la fréquence d’horloge vaut 1 MHz.
14.3. 14.3. On observe la forme forme d’onde Vax issue d’un CAN par approximations successives. a) Sur combien de bits code-t-i -t-ill ? b) Quel est son pas ? c) Quel Quelle le est est la la sort sortie ie numé numéri riqu quee qui qui en résu résult ltee (en (en bina binair ire) e) ? V ax(t) 1.92 V
1.28 V
0V t
