Memoria RAM

Memoria RAM Tecnologías en almacenamiento primario

PDF generado usando el kit de herramientas de fuente abierta mwlib. Ver http://code.pediapress.com/ para mayor información. PDF generated at: Tue, 23 Apr 2013 12:59:41 UTC

Contenidos Artículos Memoria de acceso aleatorio

1

DIMM

8

SDRAM

10

DDR SDRAM

20

DDR2 SDRAM

22

DDR3 SDRAM

25

DDR4 SDRAM

27

Referencias Fuentes y contribuyentes del artículo

29

Fuentes de imagen, Licencias y contribuyentes

30

Licencias de artículos Licencia

31

Memoria de acceso aleatorio

Memoria de acceso aleatorio La memoria de acceso aleatorio (en inglés: random-access memory) se utiliza como memoria de trabajo para el sistema operativo, los programas y la mayoría del software. Es allí donde se cargan todas las instrucciones que ejecutan el procesador y otras unidades de cómputo. Se denominan «de acceso aleatorio» porque se puede leer o DIMM normal y corriente de memoria RAM tipo DDR3 de 240 contactos. escribir en una posición de memoria con un tiempo de espera igual para cualquier posición, no siendo necesario seguir un orden para acceder a la información de la manera más rápida posible. Durante el encendido del computador, la rutina POST verifica que los módulos de memoria RAM estén conectados de manera correcta. En el caso que no existan o no se detecten los módulos, la mayoría de tarjetas madres emiten una serie de pitidos que indican la ausencia de memoria principal. Terminado ese proceso, la memoria BIOS puede realizar un test básico sobre la memoria RAM indicando fallos mayores en la misma.

Nomenclatura La expresión memoria RAM se utiliza frecuentemente para describir a los módulos de memoria utilizados en los computadores personales y servidores. En el sentido estricto, esta memoria es solo una variedad de la memoria de acceso aleatorio: las ROM, memorias Flash, caché (SRAM), los registros en procesadores y otras unidades de procesamiento también poseen la cualidad de presentar retardos de acceso iguales para cualquier posición. Los módulos de RAM son la presentación comercial de este tipo de memoria, que se compone de circuitos integrados soldados sobre un circuito impreso independiente, en otros dispositivos como las consolas de videojuegos, la RAM va soldada directamente sobre la placa principal.

1

Memoria de acceso aleatorio

2

Historia Uno de los primeros tipos de memoria RAM fue la memoria de núcleo magnético, desarrollada entre 1949 y 1952 y usada en muchos computadores hasta el desarrollo de circuitos integrados a finales de los años 60 y principios de los 70. Esa memoria requería que cada bit estuviera almacenado en un toroide de material ferromágnetico de algunos milímetros de diámetro, lo que resultaba en dispositivos con una capacidad de memoria muy pequeña. Antes que eso, las computadoras usaban relés y líneas de retardo de varios tipos construidas para implementar las funciones de memoria principal con o sin acceso aleatorio. En 1969 fueron lanzadas una de las primeras memorias RAM basadas en semiconductores de silicio por parte de Intel con el integrado 3101 de 64 bits de memoria y para el siguiente año se presentó una memoria DRAM de 1024 bytes, referencia 1103 que se constituyó en un hito, ya que fue la primera en ser comercializada con éxito, lo que significó el principio del fin para las memorias de núcleo magnético. En comparación con los integrados de memoria DRAM actuales, la 1103 es primitiva en varios aspectos, pero tenía un desempeño mayor que la memoria de núcleos.

Integrado de silicio de 64 bits sobre un sector de memoria de núcleo magnético (finales de los 60).

4MiB de memoria RAM para un computador VAX de finales de los 70. Los

En 1973 se presentó una innovación que integrados de memoria DRAM están agrupados arriba a derecha e izquierda. permitió otra miniaturización y se convirtió en estándar para las memorias DRAM: la multiplexación en tiempo de la direcciones de memoria. MOSTEK lanzó la referencia MK4096 de 4096 bytes en un empaque de 16 pines,[1] mientras sus competidores las fabricaban en el empaque DIP de 22 pines. El esquema de direccionamiento[2] se convirtió en un estándar de facto debido a la gran popularidad que logró esta referencia de DRAM. Para finales de los 70 los integrados eran usados en la mayoría de computadores Módulos de memoria tipo SIPP instalados directamente sobre la placa base. nuevos, se soldaban directamente a las placas base o se instalaban en zócalos, de manera que ocupaban un área extensa de circuito impreso. Con el tiempo se hizo obvio que la instalación de RAM sobre el

Memoria de acceso aleatorio

3

impreso principal, impedía la miniaturización , entonces se idearon los primeros módulos de memoria como el SIPP, aprovechando las ventajas de la construcción modular. El formato SIMM fue una mejora al anterior, eliminando los pines metálicos y dejando unas áreas de cobre en uno de los bordes del impreso, muy similares a los de las tarjetas de expansión, de hecho los módulos SIPP y los primeros SIMM tienen la misma distribución de pines. A finales de los 80 el aumento en la velocidad de los procesadores y el aumento en el ancho de banda requerido, dejaron rezagadas a las memorias DRAM con el esquema original MOSTEK, de manera que se realizaron una serie de mejoras en el direccionamiento como las siguientes: • FPM-RAM (Fast Page Mode RAM) Inspirado en técnicas como el "Burst Mode" usado en procesadores como el Intel 486,[3] se implantó un modo direccionamiento en el que el controlador de memoria envía una sola dirección y recibe a cambio esa y varias consecutivas sin necesidad de generar todas las direcciones. Esto supone un ahorro de tiempos ya que ciertas operaciones son repetitivas cuando se desea acceder a muchas posiciones consecutivas. Funciona como si deseáramos visitar todas las casas en una calle: después de la primera vez no seria necesario decir el número de la calle únicamente seguir la misma. Se fabricaban con tiempos de acceso de 70 ó 60 ns y fueron muy populares en sistemas basados en el 486 y los primeros Pentium. • EDO-RAM (Extended Data Output RAM)

Módulos formato SIMM de 30 y 72 pines, los últimos fueron utilizados con integrados tipo EDO-RAM.

Lanzada en 1995 y con tiempos de accesos de 40 o 30 ns suponía una mejora sobre su antecesora la FPM. La EDO, también es capaz de enviar direcciones contiguas pero direcciona la columna que va utilizar mientras que se lee la información de la columna anterior, dando como resultado una eliminación de estados de espera, manteniendo activo el búffer de salida hasta que comienza el próximo ciclo de lectura. • BEDO-RAM (Burst Extended Data Output RAM) Fue la evolución de la EDO RAM y competidora de la SDRAM, fue presentada en 1997. Era un tipo de memoria que usaba generadores internos de direcciones y accedía a más de una posición de memoria en cada ciclo de reloj, de manera que lograba un desempeño un 50% mejor que la EDO. Nunca salió al mercado, dado que Intel y otros fabricantes se decidieron por esquemas de memoria sincrónicos que si bien tenían mucho del direccionamiento MOSTEK, agregan funcionalidades distintas como señales de reloj.

Tecnologías de memoria La tecnología de memoria actual usa una señal de sincronización para realizar las funciones de lectura-escritura de manera que siempre esta sincronizada con un reloj del bus de memoria, a diferencia de las antiguas memorias FPM y EDO que eran asíncronas. Hace más de una década toda la industria se decantó por las tecnologías síncronas, ya que permiten construir integrados que funcionen a una frecuencia superior a 66 MHz. Tipos de DIMMs según su cantidad de Contactos o Pines: • 72-pin SO-DIMM (no el mismo que un 72-pin SIMM), usados por FPM DRAM y EDO DRAM • 100-pin DIMM, usados por printer SDRAM • 144-pin SO-DIMM, usados por SDR SDRAM • 168-pin DIMM, usados por SDR SDRAM (menos frecuente para FPM/EDO DRAM en áreas de trabajo y/o servidores) • 172-pin MicroDIMM, usados por DDR SDRAM

Memoria de acceso aleatorio • • • • •

184-pin DIMM, usados por DDR SDRAM 200-pin SO-DIMM, usados por DDR SDRAM y DDR2 SDRAM 204-pin SO-DIMM, usados por DDR3 SDRAM 240-pin DIMM, usados por DDR2 SDRAM, DDR3 SDRAM y FB-DIMM DRAM 244-pin MiniDIMM, usados por DDR2 SDRAM

SDR SDRAM Memoria síncrona, con tiempos de acceso de entre 25 y 10 ns y que se presentan en módulos DIMM de 168 contactos. Fue utilizada en los Pentium II y en los Pentium III , así como en los AMD K6, AMD Athlon K7 y Duron. Está muy extendida la creencia de que se llama SDRAM a secas, y que la denominación SDR SDRAM es para diferenciarla de la memoria DDR, pero no Memorias RAM con tecnologías usadas en la actualidad. es así, simplemente se extendió muy rápido la denominación incorrecta. El nombre correcto es SDR SDRAM ya que ambas (tanto la SDR como la DDR) son memorias síncronas dinámicas. Los tipos disponibles son: • PC66: SDR SDRAM, funciona a un máx de 66,6 MHz. • PC100: SDR SDRAM, funciona a un máx de 100 MHz. • PC133: SDR SDRAM, funciona a un máx de 133,3 MHz.

RDRAM Se presentan en módulos RIMM de 184 contactos. Fue utilizada en los Pentium IV . Era la memoria más rápida en su tiempo, pero por su elevado costo fue rápidamente cambiada por la económica DDR. Los tipos disponibles son: • • • •

PC600: RIMM RDRAM, funciona a un máximo de 300 MHz. PC700: RIMM RDRAM, funciona a un máximo de 356 MHz. PC800: RIMM RDRAM, funciona a un máximo de 400 MHz. PC1066: RIMM RDRAM, funciona a un máximo de 533 MHz.

DDR SDRAM Memoria síncrona, envía los datos dos veces por cada ciclo de reloj. De este modo trabaja al doble de velocidad del bus del sistema, sin necesidad de aumentar la frecuencia de reloj. Se presenta en módulos DIMM de 184 contactos en el caso de ordenador de escritorio y en módulos de 144 contactos para los ordenadores portátiles. Los tipos disponibles son: • • • • •

PC1600 o DDR 200: funciona a un máx de 200 MHz. PC2100 o DDR 266: funciona a un máx de 266,6 MHz. PC2700 o DDR 333: funciona a un máx de 333,3 MHz. PC3200 o DDR 400: funciona a un máx de 400 MHz. PC4500 o DR4 400: funciona a una máx de 500 MHz

4

Memoria de acceso aleatorio

5

DDR2 SDRAM Las memorias DDR 2 son una mejora de las memorias DDR (Double Data Rate), que permiten que los búferes de entrada/salida trabajen al doble de la frecuencia del núcleo, permitiendo que durante cada ciclo de reloj se realicen cuatro transferencias. Se presentan en módulos DIMM de 240 contactos. Los tipos disponibles son: • PC2-4200 o DDR2-533: funciona a un máx de 533,3 MHz. • PC2-5300 o DDR2-667: funciona a un máx de 666,6 MHz. • PC2-6400 o DDR2-800: funciona a un máx de 800 MHz. • PC2-8600 o DDR2-1066: funciona a un máx de 1066,6 MHz.

Módulos de memoria instalados de 256 MiB cada uno en un sistema con doble canal.

• PC2-9000 o DDR2-1200: funciona a un máx de 1200 MHz

DDR3 SDRAM Las memorias DDR 3 son una mejora de las memorias DDR 2, proporcionan significantes mejoras en el rendimiento en niveles de bajo voltaje, lo que lleva consigo una disminución del gasto global de consumo. Los módulos DIMM DDR 3 tienen 240 pines, el mismo número que DDR 2; sin embargo, los DIMMs son físicamente incompatibles, debido a una ubicación diferente de la muesca. Los tipos disponibles son: • • • • • • • •

PC3-6400 o DDR3-800: funciona a un máx de 800 MHz. PC3-8500 o DDR3-1066: funciona a un máx de 1066,6 MHz. PC3-10600 o DDR3-1333: funciona a un máx de 1333,3 MHz. PC3-12800 o DDR3-1600: funciona a un máx de 1600 MHz. PC3-14900 o DDR3-1866: funciona a un máx de 1866,6 MHz. PC3-17000 o DDR3-2133: funciona a un máx de 2133,3 MHz. PC3-19200 o DDR3-2400: funciona a un máx de 2400 MHz. PC3-21300 o DD3-2666: funciona a un máx de 2666,6 MHz.

Memoria de acceso aleatorio

Módulos de la memoria RAM Los módulos de memoria RAM son tarjetas de circuito impreso que tienen soldados integrados de memoria DRAM por una o ambas caras. La implementación DRAM se basa en una topología de Circuito eléctrico que permite alcanzar densidades altas de memoria por cantidad de transistores, logrando integrados de cientos o miles de megabits. Además de DRAM, los módulos poseen un integrado que permiten la identificación de los mismos ante el computador por medio del protocolo de comunicación SPD. La conexión con los demás componentes se realiza por medio de un área de pines en uno de los filos del circuito impreso, que permiten que el modulo al ser instalado en un zócalo apropiado de Formato SO-DIMM. la placa base, tenga buen contacto eléctrico con los controladores de memoria y las fuentes de alimentación. Los primeros módulos comerciales de memoria eran SIPP de formato propietario, es decir no había un estándar entre distintas marcas. Otros módulos propietarios bastante conocidos fueron los RIMM, ideados por la empresa RAMBUS. La necesidad de hacer intercambiable los módulos y de utilizar integrados de distintos fabricantes condujo al establecimiento de estándares de la industria como los JEDEC. • Módulos SIMM: Formato usado en computadores antiguos. Tenían un bus de datos de 16 ó 32 bits • Módulos DIMM: Usado en computadores de escritorio. Se caracterizan por tener un bus de datos de 64 bits. • Módulos SO-DIMM: Usado en computadores portátiles. Formato miniaturizado de DIMM.

Relación con el resto del sistema Dentro de la jerarquía de memoria la RAM se encuentra en un nivel después de los registros del procesador y de las cachés en cuanto a velocidad. Los módulos de memoria se conectan eléctricamente a un controlador de memoria que gestiona las señales entrantes y salientes de los integrados DRAM. Las señales son de tres tipos: direccionamiento, datos y señales de control. En el módulo de memoria esas señales están divididas en dos buses y un conjunto misceláneo de líneas de control y alimentación, Entre todas forman el bus de memoria que conecta la RAM con su controlador: • Bus de datos: Son las líneas que llevan información entre los integrados y el controlador. Por lo general están agrupados en octetos siendo de 8,16,32 y 64 bits, Diagrama de la cantidad que debe igualar el ancho del bus de datos del procesador. En el pasado, arquitectura de un algunos formatos de modulo, no tenían un ancho de bus igual al del procesador.En ese ordenador. caso había que montar módulos en pares o en situaciones extremas, de a 4 módulos, para completar lo que se denominaba banco de memoria, de otro modo el sistema no funciona. Esa fue la principal razón para aumentar el número de pines en los módulos, igualando al ancho de bus de procesadores como el Pentium a 64 bits, a principios de los 90. • Bus de direcciones: Es un bus en el cual se colocan las direcciones de memoria a las que se requiere acceder. No es igual al bus de direcciones del resto del sistema, ya que está multiplexado de manera que la dirección se envía en dos etapas.Para ello el controlador realiza temporizaciones y usa las líneas de control. En cada estándar de módulo se establece un tamaño máximo en bits de este bus, estableciendo un límite teórico de la capacidad máxima por módulo.

6

Memoria de acceso aleatorio • Señales misceláneas: Entre las que están las de la alimentación (Vdd, Vss) que se encargan de entregar potencia a los integrados. Están las líneas de comunicación para el integrado de presencia que sirve para identificar cada módulo. Están las líneas de control entre las que se encuentran las llamadas RAS (row address strobe) y CAS (column address strobe) que controlan el bus de direcciones, por último están las señales de reloj en las memorias sincrónicas SDRAM. Algunos controladores de memoria en sistemas como PC y servidores se encuentran embebidos en el llamado "North Bridge" o "Puente Norte" de la placa base. Otros sistemas incluyen el controlador dentro del mismo procesador (en el caso de los procesadores desde AMD Athlon 64 e Intel Core i7 y posteriores). En la mayoría de los casos el tipo de memoria que puede manejar el sistema está limitado por los sockets para RAM instalados en la placa base, a pesar que los controladores de memoria en muchos casos son capaces de conectarse con tecnologías de memoria distintas. Una característica especial de algunos controladores de memoria, es el manejo de la tecnología canal doble (Dual Channel), donde el controlador maneja bancos de memoria de 128 bits, siendo capaz de entregar los datos de manera intercalada, optando por uno u otro canal, reduciendo las latencias vistas por el procesador. La mejora en el desempeño es variable y depende de la configuración y uso del equipo. Esta característica ha promovido la modificación de los controladores de memoria, resultando en la aparición de nuevos chipsets (la serie 865 y 875 de Intel) o de nuevos zócalos de procesador en los AMD (el 939 con canal doble , reemplazo el 754 de canal sencillo). Los equipos de gama media y alta por lo general se fabrican basados en chipsets o zócalos que soportan doble canal o superior, como en el caso del zócalo (o socket, en inglés) 1366 de Intel, que usaba un triple canal de memoria, o su nuevo LGA 2011 que usa cuádruple canal.

Detección y corrección de errores Existen dos clases de errores en los sistemas de memoria, las fallas (Hard fails) que son daños en el hardware y los errores (soft errors) provocados por causas fortuitas. Los primeros son relativamente fáciles de detectar (en algunas condiciones el diagnóstico es equivocado), los segundos al ser resultado de eventos aleatorios, son más difíciles de hallar. En la actualidad la confiabilidad de las memorias RAM frente a los errores, es suficientemente alta como para no realizar verificación sobre los datos almacenados, por lo menos para aplicaciones de oficina y caseras. En los usos más críticos, se aplican técnicas de corrección y detección de errores basadas en diferentes estrategias: • La técnica del bit de paridad consiste en guardar un bit adicional por cada byte de datos y en la lectura se comprueba si el número de unos es par (paridad par) o impar (paridad impar), detectándose así el error. • Una técnica mejor es la que usa ECC, que permite detectar errores de 1 a 4 bits y corregir errores que afecten a un sólo bit. Esta técnica se usa sólo en sistemas que requieren alta fiabilidad. Por lo general los sistemas con cualquier tipo de protección contra errores tiene un costo más alto, y sufren de pequeñas penalizaciones en desempeño, con respecto a los sistemas sin protección. Para tener un sistema con ECC o paridad, el chipset y las memorias deben tener soporte para esas tecnologías. La mayoría de placas base no poseen dicho soporte. Para los fallos de memoria se pueden utilizar herramientas de software especializadas que realizan pruebas sobre los módulos de memoria RAM. Entre estos programas uno de los más conocidos es la aplicación Memtest86+ que detecta fallos de memoria.

Memoria RAM registrada Es un tipo de módulo usado frecuentemente en servidores, posee circuitos integrados que se encargan de repetir las señales de control y direcciones: las señales de reloj son reconstruidas con ayuda del PLL que está ubicado en el módulo mismo. Las señales de datos se conectan de la misma forma que en los módulos no registrados: de manera directa entre los integrados de memoria y el controlador. Los sistemas con memoria registrada permiten conectar más módulos de memoria y de una capacidad más alta, sin que haya perturbaciones en las señales del controlador de

7

Memoria de acceso aleatorio

8

memoria, permitiendo el manejo de grandes cantidades de memoria RAM. Entre las desventajas de los sistemas de memoria registrada están el hecho de que se agrega un ciclo de retardo para cada solicitud de acceso a una posición no consecutiva y un precio más alto que los módulos no registrados. La memoria registrada es incompatible con los controladores de memoria que no soportan el modo registrado, a pesar de que se pueden instalar físicamente en el zócalo. Se pueden reconocer visualmente porque tienen un integrado mediano, cerca del centro geométrico del circuito impreso, además de que estos módulos suelen ser algo más altos.[4] Durante el año 2006 varias marcas lanzaron al mercado sistemas con memoria FB-DIMM que en su momento se pensaron como los sucesores de la memoria registrada, pero se abandono esa tecnología en 2007 dado que ofrecía pocas ventajas sobre el diseño tradicional de memoria registrada y los nuevos modelos con memoria DDR3.[5]

Referencias [4] http:/ / download. micron. com/ pdf/ datasheets/ modules/ ddr2/ HTJ_S36C512_1Gx72. pdf [5] http:/ / www. theinquirer. net/ inquirer/ news/ 1014319/ fb-dimm-dead-rddr3-king

DIMM Los DIMM (sigla en inglés de dual in-line memory module, traducido como «módulo de memoria en línea doble») son módulos de memoria RAM utilizados en las computadoras personales. Se trata de un pequeño circuito impreso que contiene circuitos integrados de memoria, y se conecta directamente en ranuras de la placa base. Los módulos DIMM son reconocibles externamente por poseer sus contactos (o pines) separados en ambos lados, a diferencia de los SIMM que poseen los contactos de modo que los de un lado están unidos con los del otro. Los módulos DIMM comenzaron a reemplazar a los SIMM como el tipo predominante de memoria cuando los microprocesadores Intel Pentium tomaron dominio del mercado.

Módulos de memoria SDRAM en formato DIMM (dos módulos DIMM SDR SDRAM PC133).

Un DIMM puede comunicarse con la caché a 64 bits (y algunos a 72 bits), a diferencia de los 32 bits de los SIMM. El hecho de que los módulos en formato DIMM sean memorias de 64 bits, explica por qué no necesitan emparejamiento. Los módulos DIMM poseen circuitos de memoria en ambos lados de la placa de circuito impresa, y poseen a la vez, 84 contactos de cada lado, lo cual suma un total de 168 contactos. Además de ser de mayores dimensiones que los módulos SIMM (130x25 mm), estos módulos poseen una segunda muesca que evita confusiones. Cabe observar que los conectores DIMM han sido mejorados para facilitar su inserción, gracias a las palancas ubicadas a ambos lados de cada conector. También existen módulos más pequeños, conocidos como SO DIMM (DIMM de contorno pequeño), diseñados para computadoras portátiles. Los módulos SO DIMM sólo cuentan con 144 contactos en el caso de las memorias de 64 bits, y con 77 contactos en el caso de las memorias de 32 bits.

DIMM

Especificación de los módulos DIMM • DIMM de 168 contactos, SDR SDRAM (tipos: PC66, PC100, PC133...). • DIMM de 184 contactos, DDR SDRAM (tipos: PC1600 (DDR-200), PC2100 (DDR-266), PC2400 (DDR-300), PC2700 (DDR-333), PC3000 (DDR-366), PC3200 (DDR-400), PC3500 (DDR-433), PC3700 (DDR-466), PC4000 (DDR-500), PC4300 (DDR-533), PC4800 (DDR-600); hasta 1 GiB por módulo). • DIMM de 240 contactos, DDR2 SDRAM (tipos: PC2-3200 (DDR2-400), PC2-3700 (DDR2-466), PC2-4200 (DDR2-533), PC2-4800 (DDR2-600), PC2-5300 (DDR2-667), PC2-6400 (DDR2-800), PC2-8000 (DDR2-1000), PC2-8500 (DDR2-1066), PC2-9200 (DDR2-1150) y PC2-9600 (DDR2-1200); hasta 4 GiB por módulo). • DIMM de 240 contactos, DDR3 SDRAM (tipos: PC3-6400 (DDR3-800), PC3-8500 (DDR3-1066), PC3-10.600 (DDR3-1333), PC3-13.300 (DDR3-1666), PC3-14.400 (DDR3-1800), PC3-16.000 (DDR3-2000); hasta 4 GiB por módulo).

Corrección de errores Los ECC DIMM son aquellos que tienen un mayor número de bits de datos, los cuales son usados por los controladores del sistema de memoria para detectar y corregir errores. Hay multitud de esquemas ECC, pero quizás el más común es el Corrector de errores individuales-Detector de errores dobles (SECDED) que usa un byte extra por cada palabra de 64 bits. Los módulos ECC están formados normalmente por múltiplos de 9 chips y no de 8 como es lo más usual.

Organización La mayoría de módulos DIMM se construyen usando "x4" (de 4) los chips de memoria o "x8" (de 8) con 9 chips de memoria de chips por lado. "X4" o "x8" se refieren a la anchura de datos de los chips DRAM en bits. En el caso de los «DIMM x4», la anchura de datos por lado es de 36 bits, por lo tanto, el controlador de memoria (que requiere 72 bits) para hacer frente a las necesidades de ambas partes al mismo tiempo para leer y escribir los datos que necesita. En este caso, el módulo de doble cara es único en la clasificación. Para los «DIMM x8», cada lado es de 72 bits de ancho, por lo que el controlador de memoria sólo se refiere a un lado a la vez (el módulo de dos caras es de doble clasificación).

Filas de los módulos Las filas no pueden ser accedidas simultáneamente como si compartieran el mismo camino de datos. El diseño físico de los chips [DRAM] en un módulo DIMM no hace referencia necesariamente al número de filas. Las DIMM frecuentemente son referenciadas como de "un lado" o de "doble lado", refiriéndose a la ubicación de los chips de memoria que están en uno o en ambos lados del chip DIMM. Estos términos pueden causar confusión ya que no se refieren necesariamente a cómo están organizados lógicamente los chips DIMM o a qué formas hay de acceder a ellos. Por ejemplo, en un chip DIMM de una fila que tiene 64 bits de datos de entrada/salida, solo hay conjunto de chips [DRAM] que se activan para leer o recibir una escritura en los 64 bits. En la mayoría de sistemas electrónicos, los controladores de memoria son diseñados para acceder a todo el bus de datos del módulo de memoria. En un chip DIMM de 64 bits hecho con dos filas, debe haber dos conjuntos de chips DRAM que puedan ser accedidos en tiempos diferentes. Sólo una de las filas puede ser accedida en un instante de tiempo desde que los bits de datos de los DRAM son enlazados para dos cargas en el DIMM. Las filas son accedidas mediante señales «chip select» (CS). Por lo tanto para un módulo de dos filas, las dos DRAM con los bits de datos entrelazados pueden ser accedidas mediante una señal CS por DRAM.

9

SDRAM

SDRAM SDRAM (de las siglas en Inglés Synchronous Dynamic Random-Access Memory) se refiere a una familia de memorias dinámicas de acceso aleatorio (DRAM) que tienen una interfaz síncrona, usadas ya desde principios de 1970.[1]

Visión general Tradicionalmente, la memoria dinámica de acceso aleatorio DRAM tenía una interfaz asíncrona, lo que significaba que el cambio de estado de la memoria se efectúa un cierto tiempo (marcado por las características de la memoria) desde que cambian sus entradas. En cambio, en las SDRAM el cambio de estado tiene lugar en un momento señalado por una señal de reloj y, por lo tanto, está sincronizada con el bus de sistema del ordenador. El reloj también permite controlar una máquina de estados finitos interna que controla la función de "pipeline" de las Módulos de memoria SDR SDRAM. instrucciones de entrada. Esto permite que el chip tenga un patrón de operación más complejo que la DRAM asíncrona, que no tiene una interfaz de sincronización. El método de segmentación (pipeline) significa que el chip puede aceptar una nueva instrucción antes de que haya terminado de procesar la anterior. En una escritura de datos, el comando "escribir" puede ser seguido inmediatamente por otra instrucción, sin esperar a que los datos se escriban en la matriz de memoria. En una lectura, los datos solicitados aparecen después de un número fijo de pulsos de reloj tras la instrucción de lectura, durante los cuales se pueden enviar otras instrucciones adicionales. (Este retraso se llama latencia y es un parámetro importante a considerar cuando se compra una memoria SDRAM para un ordenador.)

Uso Las memorias SDRAM son ampliamente utilizadas en los ordenadores, desde la original SDR SDRAM y las posteriores DDR, DDR2 y DDR3. Actualmente se está produciendo la DDR4 y se prevé que estará disponible en 2014. Las memorias SDRAM también están disponible en variedades registradas, para sistemas que requieren una mayor escalabilidad, como servidores y estaciones de trabajo.

Características Los módulos SDRAM tienen sus propias especificaciones de tiempo, que pueden ser más lentas que las de los chips en el módulo. Cuando los chips SDRAM de 100 MHz aparecieron por primera vez, algunos fabricantes vendían módulos "de 100 MHz" que no podían funcionar de forma fiable en esa frecuencia de reloj. En respuesta, Intel publicó el estándar PC100, que describe los requisitos y directrices para la producción de un módulo de memoria que puede funcionar de forma fiable a 100 MHz. Esta norma fue muy influyente, y el término "PC100" rápidamente se convirtió en un identificador común para módulos SDRAM de 100 MHz, y los módulos son ahora comúnmente

10

SDRAM

11

designados como "PC"-número (PC66, PC100 o PC133 - aunque el significado actual de los números ha cambiado). Latencia La latencia SDRAM no es intrínsecamente inferior (más rápido) que la DRAM asíncrona. De hecho, las primeras memorias SDRAM eran algo más lentas que las BEDO-DRAM debido a la lógica adicional. Los beneficios del buffer interno de las SDRAM provienen de su capacidad para intercalar las operaciones en los bancos múltiples de la memoria, lo que aumenta el ancho de banda efectivo.

Ocho circuitos integrados SDRAM en un módulo DIMM SDR SDRAM PC100.

Obsolescencia Existen varios límites en el rendimiento de la DRAM. El más conocido es el tiempo de ciclo de lectura, esto es el tiempo entre las sucesivas operaciones de lectura a una fila abierta. Este tiempo se redujo de 10 ns en las SDRAM de 100 MHz a 5 ns en las DDR-400, pero se ha mantenido relativamente sin cambios a través de las generaciones DDR2-800 y DDR3-1600. Sin embargo, al operar la circuitería de interfaz en múltiplos cada vez mayores de la tasa de lectura fundamental (con periodos cada vez más pequeños), el ancho de banda alcanzable ha aumentado rápidamente. Otro límite es la latencia CAS, el tiempo entre el suministro de la dirección de una columna y la recepción de los datos correspondientes. De nuevo, esto se ha mantenido relativamente constante entre 10 y 15 ns en las últimas generaciones de SDRAM DDR. En la práctica la latencia CAS es un número específico de ciclos de reloj programados en el registro de modo de la SDRAM, y tenidos en cuenta por el controlador de la memoria SDRAM. Cualquier valor puede ser programado, pero la SDRAM no funcionará correctamente si es demasiado bajo, ya que este valor de guarda no cubrirá la latencia real. A mayores tasas de reloj la latencia CAS medida en ciclos aumenta, aunque en el tiempo sea la misma: 10-15 ns son 2-3 ciclos de reloj de 200 MHz de la DDR-400, 4-6 ciclos para la DDR2-800, y 8-12 ciclos para la DDR3-1600.

Historia 1970 Aunque el concepto de memoria DRAM síncrona era conocido desde al menos la década de 1970, y fue utilizado con los primeros procesadores de Intel, fue sólo en 1993 cuando la SDRAM comenzó su camino hacia la aceptación universal de la industria electrónica.

1993 En 1993, Samsung introdujo su KM48SL2000 DRAM síncrona, y en 2000, la SDRAM había sustituido a prácticamente todos los otros tipos de DRAM en los ordenadores modernos, debido a su mayor rendimiento.

SDRAM

2007 Desde 2007 las SDRAM DIMM de 168 pines no se utilizan en nuevos sistemas de PC, y las DDR de 184 pines han sido sustituidas en su mayoría. Las SDRAM DDR2 son el tipo más común usado en equipos nuevos, y las placas base y memorias DDR3 están ampliamente disponibles, siendo incluso más baratas que los todavía populares productos DDR2.

Actualidad Hoy en día prácticamente todas las SDRAM se fabrican de acuerdo con las normas establecidas por la JEDEC, una asociación de la industria electrónica que adopta los estándares abiertos para facilitar la interoperabilidad de los componentes electrónicos. JEDEC adoptó formalmente su primer estándar SDRAM en 1993, y posteriormente aprobó más normas SDRAM, incluyendo las de DDR, DDR2 y DDR3. En la actualidad, los fabricantes más grandes del mundo de SDRAM incluyen: Samsung Electronics, Panasonic, Micron Technology, y Hynix.

Visión detallada Funcionamiento El uso del bus de datos es complejo y requiere un controlador de memoria DRAM complejo, ya que los datos a escribir en la memoria DRAM deben presentarse en el mismo ciclo que el comando de escritura, pero la lectura produce una salida 2 o 3 ciclos después del comando correspondiente. El controlador de memoria DRAM debe asegurarse de que el bus de datos nunca se requiere para escritura y lectura simultáneamente. Señales de control Todos los comandos están programados en relación con el flanco de subida de una señal de reloj. Además del reloj, hay 6 señales de control, en su mayoría de baja activa, que se muestra en el flanco de subida del reloj: • Reloj ‘’’CKE’’’ Habilitar. Cuando esta señal es baja, el chip se comporta como si el reloj se ha detenido. No comandos son interpretados y tiempos de latencia de comando no transcurrir. El estado de las líneas de control de otros no es relevante. El efecto de esta señal es en realidad un retraso de un ciclo de reloj. Es decir, el producto actual ciclo de reloj, como de costumbre, pero el siguiente ciclo de reloj es ignorado, excepto para la prueba de nuevo la entrada de CKE. Reanudar las operaciones normales en el flanco de subida del reloj después de aquel en el que se toman muestras de CKE alta. Dicho de otra manera, todas las operaciones de microprocesadores también se programan en relación con el flanco ascendente de un reloj de enmascarados. El reloj enmascarado es el lógico de la entrada de reloj y el estado de la señal de CKE en el flanco de subida anterior de la entrada de reloj. • ‘’’/ CS’’’ Chip Select. Cuando esta señal es alta, el chip hace caso omiso de todas las otras entradas (excepto para CKE), y actúa como si se recibe un comando NOP. • ‘’’DQM’’’ ocultar los datos. (La letra Q aparece porque, siguiendo las convenciones de la lógica digital, las líneas de datos se conoce como "DQ" líneas.) Al alta, estas señales de supresión de los datos I / O. Cuando acompañan a escribir los datos, los datos no son en realidad por escrito a la DRAM. Cuando afirmó alta dos ciclos antes de un ciclo de lectura, la lectura de datos no es la salida del chip. Hay una línea DQM por 8 bits en un chip x16 de memoria o DIMM. • ‘’’/RAS’’’ fila Dirección Strobe. A pesar del nombre, este no es un estrobo, sino simplemente un poco de comandos. Junto con / CAS y / WE, esto selecciona uno de los 8 comandos. • ‘’’/ CAS’’’ columna Dirección Strobe. A pesar del nombre, este no es un estrobo, sino simplemente un poco de comandos. Junto con / RAS y / WE, esto selecciona uno de los 8 comandos. • ‘’’/ WE’’’ modo escritura. Junto con / RAS y CAS, esta selecciona uno de los 8 comandos. Esto generalmente se distingue de lectura como los comandos de escribir-como comandos.

12

SDRAM

13

Dispositivos SDRAM se dividen internamente en 2 o 4 bancos de datos interna independiente. Uno o dos entradas de la dirección del banco (BA0 y BA1) seleccionar un comando de que el banco se dirige. Muchos de los comandos también utilizar una dirección presentados en los pines de dirección de entrada. Algunos comandos, que o bien no utilizar una dirección, o presentar una columna de dirección, también utilizan A10 para seleccionar variantes. Los comandos de entender son los siguientes. /CS /RAS /CAS /WE BAn A10

An

Comandos

H

x

x

x

x

x

x

Comando do inhibir (No operación)

L

H

H

H

x

x

x

Ninguna operación

L

H

H

L

x

x

x

Burst Terminar: Parada de una ráfaga de lectura o escritura en el progreso estallido.

L

H

L

H

banco

L

columna Leer: Leer una ráfaga de datos de la fila activa.

L

H

L

H

banco

H

columna Lea con precarga automática: Como el anterior, y precarga (cierra la fila) cuando termine.

L

H

L

L

banco

L

columna Escribe: Escribe una ráfaga de datos a la fila activa.

L

H

L

L

banco

H

columna Escribir con precarga automática: Como el anterior, y precarga (cierra la fila) cuando termine.

L

L

H

H

banco

L

L

H

L

banco

L

x

Precarga: Desactivar la fila actual del banco seleccionado.

L

L

H

L

x

H

x

Precargar todos: Desactivar la fila actual de todos los bancos.

L

L

L

H

x

x

x

Actualización automática: Actualizar una fila de cada banco, utilizando un contador interno. Todos los bancos deben ser precargado.

L

L

L

L

00

row

Active (Activar): abrir una línea de comandos Leer y Escribir

mode

Registro de modo de carga: A0 a través de A9 se cargan para configurar el chip DRAM Los ajustes más importantes son la latencia CAS (2 o 3 ciclos) y la longitud de la ráfaga (1, 2, 4 u 8 ciclos)

Cómo opera Una SDRAM DIMM 512 MB pueda hacerse de los 8 o 9 chips SDRAM, cada uno con 512 Mbit de almacenamiento, y aportando cada uno de 8 bits de ancho de 64 - o 72-bit de la DIMM. Una típica de chips SDRAM de 512 Mbit internamente consta de 4 bancos independientes de 16 Mbytes. Cada banco es una matriz de 8.192 líneas de 16.384 bits cada uno. Un banco es o inactivo, activo, o cambiar de uno a otro. Un comando activo activa un banco de inactividad. Se necesita un 2-bit de la dirección del banco (BA0-BA1) y una dirección de la fila 13-bit (A0-A12), y dice que la fila en la matriz del banco de 16.384 amplificadores de sentido. Esto también se conoce como "apertura" de la fila. Esta operación tiene el efecto secundario de actualizar esa fila. Una vez que la fila se ha activado o "abierto", leer y escribir los comandos son posibles. Cada comando requiere una dirección de columna, pero debido a que cada chip funciona en 8 bits a la vez, hay 2048 direcciones de columna posible, necesitando sólo 11 líneas de dirección (A0-A9, A11). La activación requiere un tiempo mínimo, llamado de la fila a retrasar la columna, o tRCD. Esta vez, redondeado al próximo múltiplo del período de reloj, especifica el número mínimo de ciclos entre un comando activo, y de lectura o escritura de comandos. Durante estos ciclos de retraso, comandos arbitrarios pueden ser enviados a otros bancos, que son completamente independientes. Cuando se emite un comando de lectura, la SDRAM producirá la salida de datos correspondiente en las líneas de DQ a tiempo para el flanco de subida del reloj de 2 o 3 ciclos más tarde (dependiendo de la latencia CAS está configurado). Tras las palabras de la explosión se produjo a tiempo para que los bordes posteriores de reloj en aumento. Un comando de escritura va acompañada de los datos sean escritos en las líneas de DQ en el flanco de subida igual. Es el deber del controlador de memoria para garantizar que la SDRAM no es leer los datos de conducción en las líneas de DQ, al mismo tiempo que necesita para escribir datos en la unidad de estas líneas. Esto puede ser hecho por

SDRAM esperar hasta que una ráfaga de lectura no está en curso, da por concluido el estallido leer, o utilizando la línea de control DQM. Cuando el controlador de memoria quiere acceder a una fila diferente, primero debe devolver ese sentido banco amplificadores a un estado de inactividad, listo para sentir la siguiente fila. Esto se conoce como precarga una "operación", o "cierre" de la fila. La precarga puede ser ordenada de forma explícita, o puede ser realizado de forma automática a la conclusión de una operación de lectura o escritura. Una vez más, hay un tiempo mínimo, la demora de precarga de fila, PRT, que debe transcurrir antes de que el banco esté totalmente inactivo y puede recibir otro comando activo. Si bien refrescar una fila es un efecto secundario automático de activarlo, hay un tiempo mínimo para que esto suceda, lo que requiere un mínimo tiempo de acceso a la fila tRAS, que debe transcurrir entre un comando activa la apertura de una fila, y el comando de precarga correspondiente cierre. Este límite es generalmente eclipsada por los que desee leer y escribir los comandos a la fila, por lo que su valor tiene poco efecto sobre el rendimiento típico. Comando de las interacciones La operación de comando no siempre se permite. La carga de comandos de modo registro requiere que todos los bancos de estar inactivo, y un retraso después de que los cambios surtan efecto. El comando de actualización automática también requiere que todos los bancos de estar inactivo, y toma un refresco tRFC tiempo de ciclo para regresar el chip al estado de inactividad. (Este tiempo es generalmente igual a tRCD + PRT.) El único otro comando que se permite en un banco de inactividad es el comando activo. Esto lleva, como se mencionó anteriormente, tRCD antes de la fila está completamente abierta, y puede aceptar leer y escribir los comandos. Cuando un banco está abierto, hay cuatro comandos permite: leer, escribir, poner fin a estallar, y precarga. Leer y escribir comandos comienzan ráfagas, que puede ser interrumpida por los siguientes comandos. La interrupción de un estallido leer De lectura, se echó terminar, o un comando de precarga se podrán expedir en cualquier momento después de un comando de lectura, y se interrumpa el estallido leído después de la latencia CAS configurado. Así que si un comando de lectura se emite en el ciclo de 0, otro comando de lectura se emite en el ciclo 2, y la latencia CAS es 3, entonces el comando de lectura primero se iniciará de ruptura de datos durante los ciclos 3 y 4, a continuación, los resultados de la segunda lectura comando aparecerá a partir de ciclo 5. Si el comando emitido en el ciclo 2 se rompió por terminado, o una precarga del banco activo, entonces no hay salida se genera durante el ciclo 5. Aunque la interrupción de leer puede ser a cualquier banco activo, un comando de precarga sólo interrumpir el estallido de leer si se quiere que el mismo banco o de todos los bancos, un comando de precarga a un banco diferente no interrumpirá una explosión leer. Para interrumpir un estallido leído por un comando de escritura es posible, pero más difícil. Se puede hacer, si la señal DQM se utiliza para suprimir la producción de la SDRAM para que el controlador de memoria pueda manejar datos a través de las líneas de DQ a la SDRAM a tiempo para la operación de escritura. Debido a los efectos de DQM en la lectura de datos se retrasan en 2 ciclos, pero los efectos de DQM en escribir los datos son inmediatos, DQM debe ser elevado (para ocultar los datos leídos), comenzando por lo menos dos ciclos antes de escribir comandos, sino que debe reducirse para el ciclo de la escritura de comando (asumiendo que usted desea que el comando de escritura para tener un efecto).

14

SDRAM Hacer esto en sólo dos ciclos de reloj requiere una cuidadosa coordinación entre el momento de la toma de SDRAM para apagar su producción en un borde de reloj y el tiempo que los datos deben ser suministrados como entrada a la SDRAM para la escritura en el borde de reloj siguiente. Si la frecuencia de reloj es demasiado alta para permitir el tiempo suficiente, tres ciclos que sean necesarios. Si el comando de lectura incluye auto-precarga, la precarga se inicia el mismo ciclo que el comando de interrupción. Interrupción de una escritura estallido Cualquier leer, escribir, o la explosión acabar con el comando, para cualquier banco, ponga fin a un estallido escribir inmediatamente, los datos proporcionados en las líneas de DQ cuando se emite el segundo comando sólo se utiliza si el segundo comando es también una escritura. Es posible poner fin a un estallido escribir con un comando de precarga (para el mismo banco), pero también es más difícil. Hay un mínimo de tiempo de escritura, TWR, que debe transcurrir entre la última operación de escritura a un banco (el ciclo desenmascarado pasado de una escritura de ruptura) y un comando de precarga siguiente, de modo de escritura instantánea sólo podrá ser resuelto por un comando de precarga si es lo suficientemente los ciclos se enmascaran detrás (con DQM) para compensar la TWR necesario. Una escritura-con-mando automático precarga incluye esta demora de forma automática. Interrupción de una auto-precarga de comandos Manejo de la interrupción de la lectura y escritura con auto-precarga SDRAM es una característica opcional, pero muchos lo apoyan. Si se utiliza este, la precarga (después de leer) o TWR esperar seguido de precarga (después de una operación de escritura) comienza el mismo ciclo que el comando de interrupción. Estallido SDRAM pedido Un microprocesador moderno con un caché de memoria de acceso general, en unidades de las líneas de caché. Para transferir una línea de caché de 64 bytes requiere 8 accesos consecutivos a un 64-bit DIMM, que pueden ser provocados por una sola lectura o escritura de comandos mediante la configuración de los chips de SDRAM, utilizando el registro de modo, para realizar 8-ráfagas palabra. Una línea de caché de buscar es típicamente provocada por una lectura de una dirección particular, y SDRAM permite que la palabra "crítica" de la línea de cache para ser transferidos en primer lugar. (“Word" aquí se refiere a la anchura de la viruta o SDRAM DIMM, que es de 64 bits para un DIMM típica). Chips SDRAM de dos convenios de apoyo posible para el ordenamiento de las palabras que quedan en la línea de cache. Ráfagas siempre tener acceso a un bloque alineado de palabras BL consecutivos que comienza en un múltiplo de BL. Así, por ejemplo, un 4-acceso estallido palabra a cualquier dirección de la columna 4 a 7 volverá palabras 4-7. El orden, sin embargo, depende de la dirección requerida, y la opción de configurar el tipo de rotura: secuencial o intercalada. Normalmente, un controlador de memoria se requiere uno o el otro. Cuando la longitud de la ráfaga es de 1 o 2, el tipo de explosión, no importa. Para una longitud de la ráfaga de 1, la palabra que es la única palabra que tiene acceso. Para una longitud de explosión de 2, la palabra que se accede en primer lugar, y la otra palabra en el bloque alineado se accede a segunda. Esta es la palabra siguiente si se ha especificado una dirección, incluso, y la palabra anterior si se ha especificado una dirección extraña. Para el modo de ráfaga secuencial, más tarde las palabras se acceden en orden creciente en la dirección, ajuste de nuevo al inicio del bloque que se llegó al final. Así, por ejemplo, para una longitud de la ráfaga de 4, y una dirección de columna solicitada de 5, las palabras se puede acceder en el orden 5-6-7-4. Si la longitud de la ráfaga era de 8, el orden de acceso sería 5-6-7-0-1-2-3-4. Esto se hace mediante la adición de un contador a la dirección de la columna, y haciendo caso omiso lleva más allá de la longitud de la ráfaga. El modo de ráfaga intercalada calcula la dirección mediante un exclusivo o de cooperación entre el contador y la dirección. Uso de la dirección de comienzo mismo de 5, 4-estalló palabra volvería palabras en el orden 5-4-7-6. Un

15

SDRAM 8-estalló palabra sería 5-4-7-6-1-0-3-2. Aunque más confuso para los seres humanos, esto puede ser más fácil de implementar en hardware, y es preferido por los microprocesadores de Intel. Si la dirección de la columna solicitada se encuentra en el inicio de un bloque, modos de ráfaga, tanto devolver los datos en el orden secuencial mismo 0-1-2-3-4-5-6-7. La única diferencia importa si ir a buscar una línea de caché de la memoria en orden de las palabras críticas, en primer lugar. Modo de registro De datos único SDRAM tiene una tasa de 10 páginas a un bit de modo de registro programable. Más tarde, el doble de datos de normas de SDRAM tasa añadir registros modo adicional, se dirigió a utilizar los pines banco de direcciones. Para SDRAM SDR, las clavijas de Dirección del Banco y las líneas de dirección A10 y encima se pasan por alto, pero debe ser cero durante un registro de modo de escribir. Los bits se M9 a través de M0, presentado por la A9 a través de líneas de dirección A0 durante un ciclo de carga de registro de modo. • M9: Escribe el modo ráfaga. Si es 0, escribe utilizar la longitud de la ráfaga y el modo de leer. Si 1, todas las escrituras no son de estallido (ubicación única). • M8, M7: modo de funcionamiento. Reservado, y debe ser 00. • M6, M5, M4: latencia CAS. En general, sólo 010 (CL2) y 011 (CL3) son legales. Especifica el número de ciclos entre un comando de lectura y de salida de datos del chip. El chip tiene un límite fundamental de este valor en nanosegundos, durante la inicialización, el controlador de memoria debe utilizar su conocimiento de la frecuencia de reloj de traducir ese límite en los ciclos. • M3: Tipo de ráfaga. 0 - peticiones estallido secuencial de pedidos, mientras que 1 peticiones intercalados estallido de pedido. • M2, M1, M0: longitud de la ráfaga. Los valores de 000, 001, 010 y 011 especifican un tamaño de ráfaga de 1, 2, 4 u 8 palabras, respectivamente. Cada leer (y escribir, si M9 es 0) llevará a cabo que tiene acceso a muchos, a no ser interrumpido por una parada de reventar o otro comando. Un valor de 111 especifica una explosión fila completa. La explosión continuará hasta que se interrumpan. Full estallidos de fila sólo se permite con el tipo de explosión secuencial. Actualización automática Es posible cargar un chip de memoria RAM por la apertura y cierre (activación y precarga) cada fila de cada banco. Sin embargo, para simplificar el controlador de memoria, los chips SDRAM de apoyo a una "actualización automática" de comando, que realiza estas operaciones a una fila de cada banco de forma simultánea. La SDRAM también mantiene un contador interno, que itera sobre todos los registros posibles. El controlador de memoria, simplemente debe enviar un número suficiente de comandos de actualización automática (una por fila, 4096 en el ejemplo que hemos estado usando) cada intervalo de actualización (TREF = 64 ms es un valor común). Todos los bancos debe estar inactivo (cerrado, precargado) cuando se emite este comando. Modos de bajo consumo Como se mencionó, el reloj de habilitar (CKE) de entrada puede ser usada efectivamente para detener el reloj a una SDRAM. La entrada de CKE se muestra cada flanco de subida del reloj, y si es baja, el siguiente flanco de subida del reloj se omite para cualquier otro fin que el control de CKE. CKE Si se baja, mientras que la SDRAM está realizando operaciones, sino que simplemente se "congela" en el lugar hasta CKE se eleva de nuevo. Si la SDRAM está inactiva (todos los bancos precargado, ningún comando en curso), cuando se baja de CKE, la SDRAM entra automáticamente en modo power-down, poder de consumo mínimo hasta CKE se eleva de nuevo. Esto no debe durar más de TREF el máximo intervalo de actualización, o la memoria del contenido se puede perder.

16

SDRAM Es legal para detener el reloj en su totalidad durante este tiempo para el ahorro de energía adicional. Por último, si CKE se reduce al mismo tiempo, como un auto de comando de actualización se envía a la SDRAM, SDRAM entra en el modo de auto-actualización. Esto es como el poder hacia abajo, pero la SDRAM utiliza un temporizador en chip interno para generar ciclos de actualización cuando sea necesario. El reloj puede ser detenido durante este tiempo. Si bien el modo de auto-actualización consume un poco más de modo power-down, permite que el controlador de memoria para ser desactivado por completo, lo que comúnmente más que compensa la diferencia.

Sucesos de error Además de DDR, había varias otras tecnologías de memoria propuesto para suceder a SDR SDRAM. Link DRAM síncrona (SLDRAM) SLDRAM jactó de mayor rendimiento y compitió contra la RDRAM. Se desarrolló durante la década de 1990 por el Consorcio SLDRAM, que consistía de aproximadamente 20 fabricantes importantes de la industria informática. Es un estándar abierto y no requiere de licencias. Las especificaciones para el llamado del bus de 64-bit funcionan a una frecuencia de 200 MHz de reloj. Esto se logra por todas las señales están en la misma línea y evitando así el tiempo de sincronización de múltiples líneas. Como DDR SDRAM, SLDRAM puede operar al doble de velocidad del reloj del sistema dándole una velocidad efectiva de 400 MHz. Virtual Channel Memory (VCM) SDRAM VCM era un tipo de propiedad de SDRAM que fue diseñado por NEC, pero fue liberado como un estándar abierto, sin derechos de licencia. VCM crea un estado en el que los diferentes procesos del sistema se puede asignar su propio canal virtual, aumentando así la eficacia global del sistema, evitando la necesidad de que los procesos de espacio de búfer acción. Esto se logra mediante la creación de distintos "bloques" de la memoria, permitiendo que cada bloque de memoria individual a la interfaz por separado con el controlador de memoria y tener su espacio propio buffer. VCM tiene mayor rendimiento que la SDRAM porque tiene latencias significativamente más bajos. La tecnología es un competidor potencial de RDRAM VCM porque no era tan caro como se RDRAM. Un módulo VCM es mecánica y eléctricamente compatible con la SDRAM estándar, sino que debe ser reconocido por el controlador de memoria. Placas pocos fueron producidos con el apoyo del VCM.

Generaciones de SDRAM SDR SDRAM (Single Data Rate SDRAM o SDRAM de tasa de datos simple) SDR SDRAM (de las siglas en Inglés Single Data Rate Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM. DDR SDRAM (Double Data Rate SDRAM o SDRAM de tasa de datos doble) Mientras que la latencia de acceso de las memorias DRAM está fundamentalmente limitada por la propia matriz DRAM, el sistema tiene un ancho de banda potencial muy alto porque cada lectura interna es en realidad una fila de miles de bits (no una sola palabra de 8 bits). Para hacer este ancho de banda más disponible para los usuarios se desarrolló la interfaz de doble tasa de datos. Este sistema utiliza los mismos comandos, aceptados una vez por ciclo, pero lee o escribe dos palabras de datos consecutivas por ciclo de reloj. Se añadieron algunos cambios menores en la interfaz de temporización de SDR, y la tensión de alimentación se redujo de 3,3 a 2,5 V, por lo que DDR no es retrocompatible con SDR. Las frecuencias reloj típicas de DDR son de 133, 166 y 200 MHz (7,5, 6, y 5 ns/ciclo respectivamente), generalmente nombradas como DDR-266, DDR-333 y DDR-400 (ya que la tasa de datos es el doble de la frecuencia). Los correspondientes paquetes DIMM de 184 pines son conocidos como PC-2100, PC-2700 y PC-3200. Un rendimiento de hasta DDR-550 (PC-4400) está disponible por cierto precio.

17

SDRAM DDR2 SDRAM (Double Data Rate type two SDRAM o SDRAM de tasa de datos doble de tipo dos) La DDR2 SDRAM es muy similar a la DDR SDRAM, pero duplica de nuevo la unidad mínima de lectura o escritura interna hasta las 4 palabras consecutivas. Esto permite que la tasa de bus vuelva a doblarse sin necesidad de aumentar la frecuencia de reloj interna de las operaciones de RAM. Por otra parte las operaciones internas se realizan en unidades 4 veces más grandes que una SDRAM simple (2 más que la DDR). Sin embargo el interfaz con el bus sigue siendo de dos palabras por cada ciclo de reloj (por eso sigue siendo Double Data Ratio), por lo que la frecuencia interna de la memoria es la mitad que la del bus, manera que esas 4 palabras se presenten en dos pares consecutivos en el bus. El protocolo de bus también se simplificó para permitir un mayor rendimiento en la operación. Asimismo se añadió un pin adicional para la selección de banco de memoria (Ba2) para permitir 8 bancos en chips de memoria RAM de gran tamaño. Las frecuencias de bus típicas de la DDR2 son 200, 266, 333 o 400 MHz (periodos de 5, 3,75, 3 y 2,5 ns respectivamente), generalmente llamados DDR2-400, DDR2-533, DDR2-667 y DDR2-800. Los correspondientes paquetes DIMM de 240 pines son desde PC2-3200 hasta PC2-6400. La DDR2 SDRAM actualmente está disponible a una velocidad de reloj de hasta 533 MHz, generalmente llamado DDR2-1066 y los módulos DIMM correspondientes se conocen como PC2-8500 (también PC2-8600, dependiendo del fabricante). Un rendimiento de hasta DDR2-1250 (PC2-10000) está disponible por cierto precio. Nótese que debido a que las operaciones internas se realizan a la mitad de la frecuencia de reloj, a igual tasa de datos se tiene una mayor latencia que en DDR. Por ejemplo una memoria DDR2-400 (velocidad del reloj interno de 100 MHz) tiene una latencia algo más alta que los módulos DDR-400 (velocidad del reloj interno de 200 MHz). DDR3 SDRAM (Double Data Rate type three SDRAM o SDRAM de tasa de datos doble de tipo tres) DDR3 continúa la tendencia, duplicando el mínimo de lectura o escritura en la unidad a 8 palabras consecutivas. Esto permite otra duplicación de la velocidad de bus sin tener que cambiar la velocidad de reloj de las operaciones internas. Para mantener las transferencias de 800-1600 Mb/s, la matriz RAM interna tiene que realizar sólo 100-200 millones de accesos por segundo. Como ocurre con todas las generaciones de DDR, los comandos están limitados a un ciclo de reloj, y la latencia vuelve a aumentar al tener que convertir una lectura de 8 palabras en 4 pares para su salida al bus. Los chips de memoria DDR3 son actualmente (2012) los más habituales en equipos nuevos, teniendo frecuencias de bus de 400, 533, 667 y 800 MHz, que se nombran como DDR3-800, DDR3-1066, DDR-1333 y DDR3-1600 respectivamente, y se montan en módulos PC3-6400, PC3-8500, PC3-10600 y PC3-12800 respectivamente. Tasas de hasta DDR3-2000 están disponible por cierto precio. DDR4 SDRAM (Double Data Rate type four SDRAM o SDRAM de tasa de datos doble de tipo cuatro) DDR4 es el sucesor de DDR3, revelado en el foro de desarrollo Intel en 2008, y su lanzamiento es inminente 2012. Se espera que DDR4 alcance el mercado masivo sobre el 2015, lo que es comparable a los 5 años que llevó la transición de DDR2 a DDR3. Se espera que los nuevos chips tengan una alimentación de 1,2 V o menos,[2][3] contra los 1,5 V de DDR3, y tasas de datos de hasta 2 GB/s. Se espera que inicialmente tengan frecuencias de bus de 2133 MHz, pero con potencial estimado de llegar hasta los 4266 MHz[4] y bajar el voltaje hasta 1,05 V[5] en 2013. Al contrario que en los anteriores desarrollos, DDR4 no incrementará en ancho de las lecturas, que seguirá siendo de 8 bytes como en DDR3,[] sino que intercalará lecturas en diferentes bancos para alcanzar las velocidades de bus deseadas. En febrero de 2009 Samsung validó los chips DRAM de 40 nm, considerados un avance significativo hacia el desarrollo de DDR4,[6] mientras que los chips actuales comienzan a migrarse a 50 nm.[7] En enero de 2011 Samsung anunció la finalización y liberación para pruebas de un módulo RAM DDR4 de 30 nm de 2 GB, con un ancho de banda máximo de 2,13 Gb/s a 1,2 V, y usando tecnología pseudo - denador abierto que gasta un 40% menos que un

18

SDRAM

19

módulo DDR3 equivalente.[8][9] Tabla de características Tipo

Características

SDR

Vcc = 3,3 V Señal: LVTTL

DDR

Acceso mínimo: 2 palabras Vcc = 2,5 V [10] Señal: SSTL_2 (2,5 V)

DDR2 Acceso mínimo: 4 palabras Vcc = 1,8 V [10] Señal: SSTL_18 (1,8 V) Reloj interno a frecuencia 1/2 DDR3 Acceso mínimo: 8 palabras Vcc = 1,5 V [10] Señal: SSTL_15 (1,5 V) Reloj interno a frecuencia 1/4 DDR4 Vcc ≤ 1,2 V

Enlaces externos • Wikimedia Commons alberga contenido multimedia sobre SDRAM. Commons • Diversos artículos en inglés (mayoritariamente) indicados en referencias • Diversas páginas de revistas sobre informática

Referencias [2] Looking forward to DDR4 (http:/ / www. pcpro. co. uk/ news/ 220257/ idf-ddr3-wont-catch-up-with-ddr2-during-2009. html) [3] DDR3 successor (http:/ / www. heise-online. co. uk/ news/ IDF-DDR4-the-successor-to-DDR3-memory--/ 111367) [5] English translation (http:/ / translate. google. com/ translate?hl=en& sl=de& u=http:/ / www. hardware-infos. com/ news. php?news=2332& ei=bi44Sv_wBouZjAfVzYyjDQ& sa=X& oi=translate& resnum=1& ct=result& prev=/ search?q=http:/ / www. hardware-infos. com/ news. php%3Fnews%3D2332& hl=en& safe=off& num=100) [9] http:/ / www. techspot. com/ news/ 41818-samsung-develops-ddr4-memory-up-to-40-more-efficient. html [10] 100622 edadesignline.com

DDR SDRAM

20

DDR SDRAM DDR SDRAM (de las siglas en Inglés Double Data Rate Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM usadas ya desde principios de 1970.[1]

Visión general DDR permite a ciertos módulos de memoria RAM compuestos por memorias síncronas (SDRAM), disponibles en encapsulado DIMM, la capacidad de transferir simultáneamente datos por dos canales distintos en un mismo ciclo de reloj. Los módulos DDR soportan una capacidad máxima de 1 GiB (1 073 741 824 bytes).

Características

Historia Fueron primero adoptadas de sistemas equipados con procesadores AMD Athlon. Intel con su Pentium 4 en un principio utilizó únicamente memorias RAMBUS, más costosas. Ante el avance en ventas y buen rendimiento de los sistemas AMD basados en DDR SDRAM, Intel se vio obligado a cambiar su estrategia y utilizar memoria DDR, lo que le permitió competir en precio. Son compatibles con los procesadores de Intel Pentium 4 que disponen de un front-side bus de 64 bits de datos y frecuencias de reloj internas que van desde los 200 a los 400 MHz.

Predecesor SDR SDRAM

Comparación gráfica entre memorias DDR, DDR2 y DDR3 para estaciones de trabajo.

SDR SDRAM (de las siglas en Inglés Single Data Rate Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM.

Sucesor DDR2 SDRAM DDR2 SDRAM (de las siglas en Inglés Double Data Rate type two Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM.

Visión detallada Muchas placas base permiten utilizar estas memorias en dos modos de trabajo distintos:

DDR SDRAM

21

• Single memory channel: todos los módulos de memoria intercambian información con el bus a través de un solo canal, para ello sólo es necesario introducir todos los módulos DIMM en el mismo banco de slots.

Comparación gráfica entre memorias DDR, DDR2 y DDR3 para computadoras portátiles.

• Dual memory channel: se reparten los módulos de memoria entre los dos bancos de ranuras diferenciados en la placa base, y pueden intercambiar datos con el bus a través de dos canales simultáneos, uno para cada banco.[2]

Estándares [3][4][5]

Módulo de memoria DDR.

Nombre estándar

Reloj de Bus

DDR-200

Tiempo entre señales

Reloj de memoria

Datos transferidos por segundo

Nombre del módulo

Máxima capacidad de transferencia

100 MHz

100 MHz

200 Millones

PC-1600

1600 MB/s (1,6 GB/s)

DDR-266

133 MHz

133 MHz

266 Millones

PC-2100

2128 MB/s (2,1 GB/s)

DDR-333

166 MHz

166 MHz

333 Millones

PC-2700

2656 MB/s (2,6 GB/s)

DDR-400

200 MHz

200 MHz

400 Millones

PC-3200

3200 MB/s (3,2 GB/s)

1. Se utiliza la nomenclatura PC-XXXX, dónde se indica el ancho de banda del módulo y pueden transferir un volumen de información de 8 bytes en cada ciclo de reloj a las frecuencias descritas. Un ejemplo de cálculo para PC1600: 100 MHz x 2 (Double Data Rate) x 8 B = 1600 MB/s = 1 600 000 000 bytes por segundo.

DDR SDRAM

Referencias

DDR2 SDRAM DDR2 SDRAM (de las siglas en Inglés Double Data Rate type two Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM usadas ya desde principios de 1970.[1]

Visión general Los módulos DDR2 son capaces de trabajar con 4 bits por ciclo, es decir 2 de ida y 2 de vuelta en un mismo ciclo mejorando sustancialmente el ancho de banda potencial bajo la misma frecuencia de una DDR SDRAM tradicional (si una DDR a 200 MHz reales entregaba 400 MHz nominales, la DDR2 por esos mismos 200 MHz reales entrega 800 MHz nominales). Este sistema funciona debido a que dentro de las memorias hay un pequeño buffer que es el que guarda la información para luego transmitirla fuera del módulo de memoria. En el caso de la DDR convencional este buffer trabajaba tomando los 2 bits para transmitirlos en 1 sólo ciclo, lo que aumenta la frecuencia final. En las DDR2, el buffer almacena 4 bits para luego enviarlos, lo que a su vez redobla la frecuencia nominal sin necesidad de aumentar la frecuencia real de los módulos de memoria. Las memorias DDR2 tienen mayores latencias que las conseguidas con las DDR convencionales, cosa que perjudicaba su rendimiento. Reducir la latencia en las DDR2 no es fácil. El mismo hecho de que el buffer de la memoria DDR2 pueda almacenar 4 bits para luego enviarlos es el causante de la mayor latencia, debido a que se necesita mayor tiempo de "escucha" por parte del buffer y mayor tiempo de trabajo por parte de los módulos de memoria, para recopilar esos 4 bits antes de poder enviar la información.

Características • Las memorias DDR2 son una mejora de las memorias DDR (Double Data Rate), que permiten que los búferes de entrada/salida trabajen al doble de la frecuencia del núcleo, permitiendo que Comparación gráfica entre memorias DDR, durante cada ciclo de reloj se realicen cuatro transferencias. DDR2 y DDR3 • Operan tanto en el flanco alto del reloj como en el bajo, en los puntos de 0 voltios y 1,8 voltios, lo que reduce el consumo de energía en aproximadamente el 50 por ciento del consumo de las DDR, que trabajaban a 0 voltios y a 2,5. • Terminación de señal de memoria dentro del chip de la memoria ("Terminación integrada" u ODT) para evitar errores de transmisión de señal reflejada.

Comparación DDR DDR2 se introdujo a dos velocidades iniciales: 200 MHz (llamada PC2-3200) y 266 MHz (PC2-4200). Ambas tienen un menor rendimiento que sus equivalentes en DDR, ya que su mayor latencia hace que los tiempos totales de acceso sean hasta dos veces mayores. Sin embargo, la DDR no ha sido oficialmente introducida a velocidades por encima de los 266 MHz. Existen DDR-533 e incluso DDR-600, pero la JEDEC ha afirmado que no se estandarizarán. Estos módulos son, principalmente, optimizaciones de los fabricantes, que utilizan mucha más energía que los módulos con un reloj más lento, y que no ofrecen un mayor rendimiento.

22

DDR2 SDRAM

23

Actualmente, Intel soporta DDR2 en sus chipsets 9xx. AMD incluye soporte DDR2 en procesadores de la plataforma AM2 introducidos en el 2006. Los DIMM DDR2 tienen 240 pines, mientras que los de DDR tienen 184 y los de SDR 168.

Historia Predecesor DDR SDRAM DDR SDRAM (de las siglas en Inglés Double Data Rate Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM.

Sucesor DDR3 SDRAM DDR3 SDRAM (de las siglas en Inglés Double Data Rate type three Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM.

Visión detallada Estándares Módulos Para usar en PC, las DDR2 SDRAM son suministradas en tarjetas de memoria DIMM con 240 pines y una localización con una sola ranura. Las tarjetas DIMM son identificadas por su máxima capacidad de transferencia, llamado ancho de banda.

Un módulo DDR2 de 1 GB con disipador

Nombre estándar

Velocidad del reloj

Tiempo entre señales

Velocidad del reloj de E/S

Datos transferidos por segundo

Nombre del módulo

Máxima capacidad de transferencia

DDR2-400

100 MHz

10 ns

200 MHz

400 millones

PC2-3200

3200 MB/s

DDR2-533

133 MHz

7,6 ns

266 MHz

533 millones

PC2-4200

4264 MB/s

DDR2-600

150 MHz

6,7 ns

300 MHz

600 millones

PC2-4800

4800 MB/s

DDR2-667

166 MHz

6 ns

333 MHz

667 Millones

PC2-5300

5336 MB/s

DDR2-800

200 MHz

5 ns

400 MHz

800 Millones

PC2-6400

6400 MB/s

DDR2-1000

250 MHz

3,75 ns

500 MHz

1000 Millones

PC2-8000

8000 MB/s

DDR2-1066

266 MHz

3,75 ns

533 MHz

1066 Millones

PC2-8500

8530 MB/s

DDR2-1150

286 MHz

3,5 ns

575 MHz

1150 Millones

PC2-9200

9200 MB/s

DDR2-1200

300 MHz

3,3 ns

800 MHz

1200 Millones

PC2-9600

9600 MB/s

DDR2 SDRAM Nota: DDR2-xxx indica la velocidad de reloj efectiva, mientras que PC2-xxxx indica el ancho de banda teórico (aunque suele estar redondeado). El ancho de banda se calcula multiplicando la velocidad de reloj efectiva por ocho, ya que la DDR2 (como la DDR) es una memoria de 64 bits, hay 8 bits en un byte, y 64 es 8 por 8 y por último por 2 (doble tasa de transferencia), esto se empezó a usar para mostrar la velocidad de transferencia frente a las memorias "Rambus" que eran más rápidas en sus ciclos de reloj operación, pero solo eran de 16 bits 1

Algunos fabricantes etiquetan sus memorias DDR2-667 como PC2-5400 en vez de PC2-5300. Al menos un fabricante ha reportado que esto refleja pruebas satisfactorias a una velocidad más rápida que la normal.

Tecnologías relacionadas GDDR2 El primer producto comercial en afirmar que usaba tecnología GDDR2 fue la tarjeta gráfica nVIDIA GeForce FX 5800. Sin embargo, es importante aclarar que la memoria "DDR2" usada en las tarjetas gráficas (llamada oficialmente GDDR2) no es DDR2, sino un punto intermedio entre las DDR y DDR2. De hecho, no incluye el (importantísimo) doble ratio del reloj de entrada/salida, y tiene serios problemas de sobrecalentamiento debido a los voltajes nominales de la DDR. ATI Technologies (ahora AMD) posteriormente ha desarrollado aún más el formato GDDR, hasta el GDDR3, que es más parecido a las especificaciones de la DDR2, aunque con varios añadidos específicos para tarjetas gráficas. Tras la introducción de la GDDR2 con la serie FX 5800, las series 5900 y 5950 volvieron a usar DDR, pero la 5700 Ultra usaba GDDR2 con una velocidad de 450 MHz (en comparación con los 400 MHz de la 5800 o los 500 MHz de la 5800 Ultra). La Radeon 9800 Pro de ATI con 256 MiB de memoria (no la versión de 128 MiB) usaba también GDDR2, porque esta memoria necesita menos pines que la DDR. La memoria de la Radeon 9800 Pro de 256 MiB sólo va 20 MHz más rápida que la versión de 128 MiB, principalmente para contrarrestar el impacto de rendimiento causado por su mayor latencia y su mayor número de chips. La siguiente tarjeta, la Radeon 9800 XT, volvió a usar DDR, y posteriormente ATI comenzó a utilizar GDDR3 en su línea de tarjetas Radeon X800 hasta la mayoría de la serie Radeon HD 4000. Actualmente, las tarjetas de nueva generación usan el formato GDDR5; por parte de ATi, las tarjetas de alto rendimiento, algunas serie HD4000(solo la hd4870, hd4890 y la hd4770), las gamas medio-altas de las series HD5000 y HD6000, utilizan GDDR5. Por parte de Nvidia, las tarjeta gráficas de gama alta de las series 400 y 500

Referencias

24

DDR3 SDRAM

25

DDR3 SDRAM DDR3 SDRAM (de las siglas en Inglés Double Data Rate type three Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM usadas ya desde principios de 1970.[1][2]

Visión general DDR3 SDRAM permite usar integrados de 512 MiB a 8 GiB, siendo posible fabricar módulos de hasta 16 GiB.

Características Los DIMMs DDR3 tienen 240 contactos, es el mismo número que DDR2; sin embargo, los DIMMs son físicamente incompatibles, [3] debido a una ubicación diferente de la muesca. Ventajas • El principal beneficio de instalar DDR3 es la habilidad de poder hacer transferencias de datos más rápido,y con esto nos permite obtener velocidades de transferencia y velocidades de bus más altas que las versiones DDR2. • Proporciona significativas mejoras en el rendimiento en niveles de bajo voltaje, lo que lleva consigo una disminución global de consumo eléctrico. Desventajas

Comparación gráfica entre memorias DDR, DDR2 y DDR3

• No hay una reducción en la latencia, la cual es proporcionalmente más alta.

Historia Se preveia, que la tecnología DDR3 pudiera ser dos veces más rápida que la DDR2 y el alto ancho de banda que prometia ofrecer DDR3 era la mejor opción para la combinación de un sistema con procesadores dual-core, quad-core y hexaCore (2, 4 y 6 núcleos por microprocesador). Las tensiones más bajas del DDR3 (1,5 V frente 1,8 V de DDR2) ofrecen una solución térmica y energética más eficientes. Teóricamente, estos módulos podían transferir datos a una tasa de reloj efectiva de 800-2600 MHz, comparado con el rango del DDR2 de 400-1200 MHz ó 200-533 MHz del DDR. Existen módulos de memoria DDR y DDR2 de mayor frecuencia pero no estandarizados por JEDEC. Si bien las latencias típicas DDR2 fueron 5-5-5-15 para el estándar JEDEC, para dispositivos DDR3 son 7-7-7-20 para DDR3-1066 y 9-9-9-24 para DDR3-1333.

Desarrollo 2005 En 2005, Samsung Electronics anunció un chip prototipo de 512 MiB a 1.066 MHz (la misma velocidad de bus frontal del Pentium 4 Extreme Edition más rápido) con una reducción de consumo de energía de un 40% comparado con los actuales módulos comerciales DDR2, debido a la tecnología de 80 nanómetros usada en el diseño del DDR3 que permite más bajas corrientes de operación y tensiones (1,5 V, comparado con los 1,8 del DDR2 ó los 2,6 del

DDR3 SDRAM

26

DDR). Dispositivos pequeños, ahorradores de energía, como computadoras portátiles quizás se puedan beneficiar de la tecnología DDR3.[4][5]

Lanzamiento 2008 En 2008, Kingston Technology, lanza los primeros módulos de memoria a 2GHz de la industria, para plataformas Intel Core i7.[6]

Predecesor DDR2 SDRAM DDR2 SDRAM (de las siglas en Inglés Double Data Rate type two Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM.

Sucesor DDR4 SDRAM DDR4 SDRAM (de las siglas en Inglés Double Data Rate type four Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM.

Visión detallada Estándares[7] Estos son los estándares de memoria DDR3 actualmente en el mercado: Nombre estándar

Velocidad del reloj

Tiempo entre señales

Velocidad del reloj de E/S

Datos transferidos por segundo

Nombre del módulo

Máxima capacidad de transferencia

DDR3-1066

133 MHz

7,5 ns

533 MHz

1066 Millones

PC3-8500

8530 MB/s

DDR3-1200

150 MHz

6,7 ns

600 MHz

1200 Millones

PC3-9600

9600 MB/s

DDR3-1333

166 MHz

6 ns

667 MHz

1333 Millones

PC3-10600

10 664 MB/s

DDR3-1375

170 MHz

5,9 ns

688 MHz

1375 Millones

PC3-11000

11 000 MB/s

DDR3-1466

183 MHz

5,5 ns

733 MHz

1466 Millones

PC3-11700

11 700 MB/s

DDR3-1600

200 MHz

5 ns

800 MHz

1600 Millones

PC3-12800

12 800 MB/s

DDR3-1866

233 MHz

4,3 ns

933 MHz

1866 Millones

PC3-14900

14 930 MB/s

DDR3-2000

250 MHz

4 ns

1000 MHz

2000 Millones

PC3-16000

16 000 MB/s

DDR3-2200

350 MHz

3,3 ns

1200 MHz

2200 Millones

PC3-18000

18 000 MB/s

[8]

DDR3 SDRAM

Tecnologías relacionadas GDDR3 La memoria GDDR3, con un nombre similar pero con una tecnología completamente distinta, ha sido usada durante varios años en tarjetas gráficas de gama alta como las series GeForce 6x00 ó ATI Radeon X800 Pro, y es la utilizada como memoria principal de la Xbox 360. A veces es incorrectamente citada como "DDR3".

Referencias • ^ JEDEC JESD 79-3B (section 6, table 21 and section 7, table 23) • ^ Soderstrom, Thomas (2007-06-05). "Pipe Dreams: Six P35-DDR3 Motherboards Compared". Tom's Hardware. http://www.tomshardware.com/2007/06/05/pipe_dreams_six_p35-ddr3_motherboards_compared/.

DDR4 SDRAM DDR4 SDRAM (de las siglas en Inglés Double Data Rate type four Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM usadas ya desde principios de 1970.[1]

Visión general Las memorias DDR4 SDRAM están actualmente (2013) en fase de producción.

Características Las memorias DDR4 SDRAM tendrán un mayor rendimiento y menor consumo que las memorias DDR predecesoras.[2] Tienen un gran ancho de banda en comparación con sus versiones anteriores.[cita requerida] Ventajas y desventajas Ventajas Respecto a DDR2 y DDR3 Sus principales ventajas en comparación con DDR2 y DDR3 son una tasa más alta de frecuencias de reloj y de transferencias de datos (2133 a 4266 MT/s en comparación con DDR3 de 800M a 2.133MT/s),[3] la tensión es también menor a sus antecesoras (1,2 a 1,05 para DDR4 y 1,5 a 1,2 para DDR3) DDR4 también apunta un cambio en la topología descartando los enfoques de doble y triple canal, cada controlador de memoria está conectado a un módulo único.[4][5]

27

DDR4 SDRAM Desventajas • No es compatible con versiones anteriores por diferencias en los voltajes, interfaz física y otros factores.

Historia Desarrollo 2005 La JEDEC (Joint Electron Device Engineering Council), empezó a trabajar en el desarrollo de DDR4 en el año 2005,[6] 2 años antes del lanzamiento de DDR3 (2007).[7] Se había previsto terminar la arquitectura de DDR4 para el año 2008, y desde 2007 como decia el futuro presidente de grupo DRAM del la JEDEC, llegaría a tiempo.[8] 2007 Algunas especificaciones se dieron a conocer en 2007.[9] 2008 En el año 2008, un invitado de Quimonda (Industria alemana de semiconductores) en el 'San Francisco Intel Developer Forum' anunció al público presente que DDR4 tendria una arquitectura a 30 nm a 1,2 voltios, con frecuencias de 2133 MHz y que su lanzamiento sería en 2012.[10][11][12]

Producción 2011 Sus especificaciones finales se dieron a conocer en el segundo semestre de 2011, antes de que Hynix produjese sus primeras memorias DDR4 SDRAM.[13]

Lanzamiento Se espera que las memorias DDR4 SDRAM sean lanzadas al mercado en el año 2014, junto a chipsets y placas base compatibles.[14][15][16]

Predecesor DDR3 SDRAM DDR3 SDRAM (de las siglas en Inglés Double Data Rate type three Synchronous Dynamic Random-Access Memory) es un tipo de memoria RAM, de la familia de las SDRAM.

Referencias

28

Fuentes y contribuyentes del artículo

Fuentes y contribuyentes del artículo Memoria de acceso aleatorio  Fuente: https://es.wikipedia.org/w/index.php?oldid=66266484  Contribuyentes: .José, 2009yac, 2rombos, Aadrover, Adriansm, Airunp, Alakasam, Alhen, Alitagm, Alonduro, Alvaro qc, Amadohc, Anetamp, Angel GN, Angus, Antur, Ascánder, Astonbreak, Açipni-Lovrij, Baiji, BeaKManiak, Bee Geesfan, Beto29, BetoCG, Biasoli, Bifus, BlackBeast, Bpk, Bryant1410, Camilo, Carlos Gregorio González, Carlosblh, Centeno, Cheveri, Chrihern, Cinabrium, CommonsDelinker, Cookie, Cousteau, Cristian Chávez Ramos, Crokett, DJ Nietzsche, Daaxe, Dangarcia, David0811, Davius, Death Master, Delphidius, Dibujon, Diego López, Diego bf109, Diegusjaimes, Diosa, Dnu72, Dodo, Dogor, Dondervogel 2, Dorieo, Dvdgmz, Dvelasquez, Dyon, ECAM, Edgemaster, Edisonbeta, Edslov, Eduardosalg, Edub, El duende alegre, Eli22, Elisardojm, Eloy, Eltumorestripado, Elwikipedista, Equi, Er Komandante, Esoya, Estoymuybueno, Ezarate73, FAR, Fcosegura, Felviper, Fergarci, Fieruky, Filipo, Filiprino, Folkvanger, Franeleven, Furti, Fvene002, FyLoX, Galio, GermanX, Goica, Goofys, Gothmog, Greek, Green182, Guillermoster, Gustavo.cuenca, Góngora, HUB, Haku, Halfdrag, Hari Seldon, Helmy oved, Hernanbarbosa, Hispa, Humberto, Icvav, Igna, Isha, Itnas19, JMPerez, JOKblogger, Jafeluv, Jafu53, Javierito92, Jcentel, Jdelrio, Jefferlds, Jkbw, Joanumbert, Joarobles, JojAGT, Jondel, Jorge 2701, JorgeGG, Joseaperez, Josell2, Jsanchezes, Jtico, Juandiegocano, Jugones55, Julio Cardmat, Kavira, Kekkyojin, Kexedo, Kismalac, Kordas, Kuronokoneko, Kved, Laura Fiorucci, Leonpolanco, Limo, Llfernandoll, Lobo, Locos epraix, Lourdes Cardenal, Lucasjk23, Lucien leGrey, Luigidakid, LuisArmandoRasteletti, MILTONPATO, Magister Mathematicae, Maldoror, Mansoncc, Manu Lop, Manuegonzalez, Manuel Trujillo Berges, Manwë, Maokoto, Marcecoro, MarcoAurelio, Matdrodes, Matiasasb, Maugemv, MeNtOrX, Mel 23, Miguel.lima, Miktam, Miss Manzana, Moriel, Mortadelo, Mortadelo2005, Mr. Benq, Muro de Aguas, Murphy era un optimista, Museo8bits, Nelsolla, Netito777, Nicop, Niko guti2006, Nixón, Obelix83, OceanO, Ornitododo, Oscar ., Pabloab, Pablomdo, Pan con queso, Parras, PasajeRoverano, Patxi Aguado, Paz.ar, Pedro GarNic, Penesauro, Perquisitore, Phirosiberia, Pilaf, Platonides, Poco a poco, Ppja, Prietoquilmes, Pólux, Qwertyytrewqqwerty, Rabid Fish, Raf616, Rastrojo, Redmind007, Renly, Retama, Ricardogpn, Richy, Rickynoram, Rigenea, Roberpl, RoyFocker, RubiksMaster110, Rubpe19, STARPLAYER, SaeedVilla, Savh, Sebado, Sebrev, Sejorera, Shalbat, Shooke, Sms, Snakeyes, Soowly, Soulreaper, Sse4t4e, Stinger1, SuperBraulio13, Superchoto, Superzerocool, TArea, Taichi, Tano4595, Tantan1985, Taragui, Taty2007, Technopat, The worst user, Thunderbird2, Tico, Tolitose, Tomatejc, TorQue Astur, Tortillovsky, Triku, Truor, Txo, UA31, Unificacion, Uny, Varano, Vic Fede, Vitamine, Votinus, Víctor Antonio Torres Torres, Wilfredor, Will vm, Xqno, Yeza, Yio, Yrithinnd, Yubel, ZrzlKing, 1586 ediciones anónimas DIMM  Fuente: https://es.wikipedia.org/w/index.php?oldid=65672517  Contribuyentes: ALTmas5, Adriannn, Alecorsaro, AlexFBP, Alonduro, Anginnok, Banfield, Biasoli, Charlitos, Chlewey, Chrihern, Cinabrium, Daikrieg, Dangarcia, EfeX, Fernandez1, Free-edit, GermanX, Gothmog, Hari Seldon, JMPerez, Jkbw, Juckar, Jynus, Leynar, Maldoror, Mariapf, Matdrodes, Miguelo on the road, Mnts, Moriel, Murven, PabloBD, Paintman, Pianta333, Pilaf, Porao, Raidentk, Renebeto, Rsg, Sanbec, Taichi, Takashi kurita, Tigerfenix, Tirithel, Toxickore, Vitamine, Xenoforme, Xuankar, Zorak, Zulucho, 127 ediciones anónimas SDRAM  Fuente: https://es.wikipedia.org/w/index.php?oldid=66277951  Contribuyentes: Aleposta, Alex.Garcia.R, Alhen, Alonduro, Antur, Açipni-Lovrij, Biasoli, Canyq, Chrihern, CommonsDelinker, Diegusjaimes, Digigalos, Emijrp, GermanX, Gothmog, Jkbw, KaneroWiki, Kved, L18r4, LlamaAl, Lucien leGrey, Manu 001, Petronas, Pueril, Rumpelstiltskin, Sapietin, Tixel, TorQue Astur, Wikisilki, Yago AB, 65 ediciones anónimas DDR SDRAM  Fuente: https://es.wikipedia.org/w/index.php?oldid=64951742  Contribuyentes: -jem-, Aitorponce, Ajraddatz, Alejandrocaro35, AlexGalisteo, Alonduro, Angus, Axialcomunicaciones, BetoCG, Biasoli, Carutsu, Chico512, Cristhianfsilva, DFTDER, Dario nar, David0811, Digigalos, Dondervogel 2, Farisori, FedericoMP, Filex, Galio, GermanX, Götz, Hanjin, Hari Seldon, Isha, Kizar, Lagaly de, Leonpolanco, Magneto555, MartinDM, Martini, Matdrodes, Mnts, Museo8bits, Netito777, Pablo Alcayaga, Pacolope, Piero71, Queninosta, Raulul, Replayer, RoyFocker, Rumpelstiltskin, Santiperez, Sarajevo, SerPan, Shalbat, Siina, Tano4595, Themmanuel92, Thunderbird2, Tomasferrandis, Tomatejc, TorQue Astur, Tripy, UA31, VanKleinen, XanaG, Xoneca, Yrithinnd, Zulucho, 227 ediciones anónimas DDR2 SDRAM  Fuente: https://es.wikipedia.org/w/index.php?oldid=66240126  Contribuyentes: Albireo3000, Aleator, Alonduro, Baiji, Bersacre, Biasoli, Bryant1410, Chamay, Charlitos, Chrihern, Cronos x, Daaxe, Dark Bane, Deleatur, Didac, Diegusjaimes, Edurnet, Egaida, El duende alegre, Elimedina, Er Komandante, F3NICI0, FrancoGG, Galandil, GermanX, Gramonso, Gusgus, Götz, HUB, Icvav, IvanStepaniuk, Javierito92, Jm.federico, Joseaperez, Josell2, Lolost, Loparcloba, Lourdes Cardenal, Lucien leGrey, Martini, Matdrodes, Mr.Ajedrez, Museo8bits, Netito777, OMenda, Orgullomoore, Patricio1985, Piero71, Pólux, Quantanew, RareCandy, Rato, Rbo159, Replayer, RoyFocker, Sacre bleu, Shalbat, SuperBraulio13, TArea, Tolagorn, TorQue Astur, Txo, Vbenedetti, Vivaelcelta, Xhuboli, Xosema, Yago AB, Zulucho, 207 ediciones anónimas DDR3 SDRAM  Fuente: https://es.wikipedia.org/w/index.php?oldid=65804485  Contribuyentes: Aeoris, Albireo3000, Alonduro, Alvaro qc, Bachi 2805, Biasoli, Billygo, BlackBeast, Brianmel, Cesar016, Chichinho, Chrihern, Chuck es dios, ChurruKa, CommonsDelinker, Dark Bane, Dermot, Diegusjaimes, Digigalos, Dondervogel 2, Er Komandante, Ernestelim, Estebanp4, Fcosegura, Folkvanger, GermanX, Gonmator, Gothmog, Gustronico, Götz, Humberto, JMPerez, Jkbw, Juancitox, Kekkyojin, Kved, Manwë, Martini, Matdrodes, MaxBech1975, Mclaud2000, Miss Manzana, NeinGott, Neodop, Neustradamus, Petruss, Replayer, Rserraf, SuperBraulio13, TorQue Astur, Vmmf, Wamppa, 187 ediciones anónimas DDR4 SDRAM  Fuente: https://es.wikipedia.org/w/index.php?oldid=65365078  Contribuyentes: Alonduro, Dark Bane, SuperBraulio13, 6 ediciones anónimas

29

Fuentes de imagen, Licencias y contribuyentes

Fuentes de imagen, Licencias y contribuyentes Archivo:Kingston KVR1333 IMGP5970 wp wp.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Kingston_KVR1333_IMGP5970_wp_wp.jpg  Licencia: GNU Free Documentation License  Contribuyentes: smial (talk) Archivo:Electronic Memory.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Electronic_Memory.jpg  Licencia: Creative Commons Attribution 2.0  Contribuyentes: Steve Jurvetson from Menlo Park, USA Archivo:4mbramvax.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:4mbramvax.jpg  Licencia: GNU Free Documentation License  Contribuyentes: Poil 12:38, 21 May 2005 (UTC) Archivo:SIPP-Modul.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:SIPP-Modul.jpg  Licencia: Creative Commons Attribution-Sharealike 2.0  Contribuyentes: User Smial on de.wikipedia Archivo:SIMM-muistikampoja.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:SIMM-muistikampoja.jpg  Licencia: GNU Free Documentation License  Contribuyentes: J-P Kärnä Archivo:RamTypes.JPG  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:RamTypes.JPG  Licencia: Creative Commons Attribution 3.0  Contribuyentes: KB Alpha Archivo:Memoria RAM.JPG  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Memoria_RAM.JPG  Licencia: Public Domain  Contribuyentes: Chrihern Archivo:BGA RAM.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:BGA_RAM.jpg  Licencia: GNU Free Documentation License  Contribuyentes: User Smial on de.wikipedia Archivo:Motherboard diagram.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Motherboard_diagram.jpg  Licencia: GNU Free Documentation License  Contribuyentes: en:User:Moxfyre Archivo:PC133a.JPG  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:PC133a.JPG  Licencia: Creative Commons Attribution-ShareAlike 3.0 Unported  Contribuyentes: Cuisinier2 Archivo:SDR SDRAM-1.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:SDR_SDRAM-1.jpg  Licencia: Creative Commons Attribution 2.5  Contribuyentes: Royan Archivo:Commons-logo.svg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Commons-logo.svg  Licencia: logo  Contribuyentes: SVG version was created by User:Grunt and cleaned up by 3247, based on the earlier PNG version, created by Reidab. Archivo:Desktop_DDR_Memory_Comparison.svg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Desktop_DDR_Memory_Comparison.svg  Licencia: Public Domain  Contribuyentes: Martini Archivo:Laptop_SODIMM_DDR_Memory_Comparison_V2.svg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Laptop_SODIMM_DDR_Memory_Comparison_V2.svg  Licencia: Public Domain  Contribuyentes: Martini, Tothwolf Archivo:DDRSDRAM400-1GB.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:DDRSDRAM400-1GB.jpg  Licencia: desconocido  Contribuyentes: Afrank99, D-Kuru, Denniss, H005, Jpk, Panoramafotos.net, Solomon203 Image:Desktop_DDR_Memory_Comparison.svg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:Desktop_DDR_Memory_Comparison.svg  Licencia: Public Domain  Contribuyentes: Martini Archivo:RAM 1GB with cooler.jpg  Fuente: https://es.wikipedia.org/w/index.php?title=Archivo:RAM_1GB_with_cooler.jpg  Licencia: Creative Commons Attribution-ShareAlike 1.0 Generic  Contribuyentes: User:Fabexplosive

30

Licencia

Licencia Creative Commons Attribution-Share Alike 3.0 Unported //creativecommons.org/licenses/by-sa/3.0/

31