Actividad 2. Comparativo de circuitos digitales
Hola, para la actividad 2 de la unidad 1 deberás analizar los siguientes diagramas, esto es, explicar su funcionamiento sus señales, y determinar qué tipo de sistema es el que se está presentando (combinacional, secuencial o programado, elaborar un cuadro comparativo en el que se integren los diagramas analizados!
Un CI combinacional, como su nombre lo sugiere es un circuito cuya salida depende solamente de la "combinación" de sus entradas en el momento que se está realizando la medida en la salida. Los circuitos combinacionales se implementan bien a partir de las puertas lógicas o como circuitos integrados diseñados previamente para realizar una tarea concreta de frecuente utilización. La metodología general para diseñar un circuito lógico combinacional sigue de forma ordenada los siguientes pasos !eterminación de las entradas y salidas que tendrá el circuito. #laboración de la tabla de verdad del circuito. $btención de la función lógica que representa el circuito. %ustitución de la e&presión lógica por puertas lógicas. Los circuitos combinacionales son 'ec'os a partir de compuertas (), $* o )$+ e igualmente tambin pueden ser construidas por compuertas )(), )$*, -$*, que es una combinación de las tres compuertas lógicas.
Circuito secuencial.
Un circuito de conmutación secuencial se define como un circuito bivaluado en el cual, la salida en cualquier instante depende de las entradas en dic'o instante y de la 'istoria pasada o secuencia/ de entradas. 0aracterísticas
•
•
•
•
1oseen uno o más caminos de realimentación, es decir, una o más señales internas o de salida se vuelven a introducir como señales de entradas. 2racias a esta característica se garantiza la dependencia de la operación con la secuencia anterior. 0omo es lógico, e&iste una dependencia e&plícita del tiempo. #sta dependencia se produce en lazos de realimentación antes mencionados. #n estos lazos es necesario distinguir entre las salidas y las entradas realimentadas. #sta distinción se traducirá en un retraso de ambas señales en el caso más ideal/. #lementos de retraso, ya sean e&plícitos o implícitos debido al retraso de la lógica combinacional. #ste retraso es fi3o e independiente de cualquier señal. #lementos de memoria, que son dispositivos que almacena el valor de la entrada en un instante determinado por una señal e&terna y lo mantiene 'asta que dic'a señal ordene el almacenamiento de un nuevo valor.
La diferencia de comportamiento entre ambos elementos radica en que la salida del elemento de retraso es una copia de la señal de entrada4 mientras que el elemento de memoria copia determinados instantes de la entrada determinados por una señal e&terna/, y no la señal completa, el resto del tiempo la salida no cambia el valor.
Circuito sumador con Mealy.
Y=ab+ay+by S=a+b+y
Sumador serial con Moore
Programables Esquema de montaje para implementar un sistema secuencial digital, empleando una memoria como dispositivo lógico programable
Cuadro comparativo de “circuitos digitales” Diagrama
Tipo de señal
Familia
Tipo de sistema
"#2$% easy &dl model
digitales
'' la compuerta utilizada por este tipo de )*s de pequeña y mediana escala, utilizan la compuerta ++-, a.n se utilizan como l/gica de pegamento que conecta los sistemas más comple0os en los sistemas digitales! 'ambién son utilizados como circuitos de interface para dispositivos que requieren de una operaci/n de alta corriente
)ombinacionales
'%3$1$
digitales
2#)# 12)
digitales
;lip6;lop
digitales
-iagrama $ y <
(=>) (?=negada()(=?-
-iagrama "
D ? ? ? BC A B)D A=)-? B) D?=)D A ( =C D ? D ? D ?=)- A BC A= ) D?=C (A
"#%C
-igitales
'odos los 4)5s de tipo '%s678 tienen 84 estática (84 a bordo! 9n caso de quedarse sin memoria se puede programar para poder utilizar más espacio! :rueba de funcionamiento de memoria! atc& de compuerta ++o simplemente latc&! as dos compuertas ++están retroalimentadas en forma transversal, de manera que la salida de la compuerta ++-61 está conectada a una de las entradas de la compuerta ++-62 y viceversa! 9n el diagrama $ utiliza +- y en el diagrama < utiliza +-, @8 y +@'! 9n el diagrama " utiliza +-, +@' B @8 on utilizados para contar eventos, como numero de pulsos de relo0, medir frecuencias, se utilizan como divisores de frecuencias para almacenar datos, son utilizados para
:rogramable ;las&
ecuencial ecuencial
)ombinacionales
)ombinacionales ecuenciales
direccionamientosecuencial y algunos circuitos aritméticos! 51(-
74259 EasyHDL Model '&is sample designs&os &oadigital part(a"#2$% canbe modelled by a scriptritten in9asyH-! '&isis an alternativeto modelling t&e device as an equivalent circuitand allos forgreatf lexibility in creating your models!
51 51(
1C
51(1
1 2 C
51(2
'&escript is &eld on t&e sc&ematic and can beseen belot&e"#2$% and abovet&e grap&!4ost of & t escript is&idden toavoid clutter 6 toseeit fully pointat itit& t&emouse (you mayneed o t zoom in topointat it accurately and press)'8?9 to9dit it!+otice t&att&e scriptnot only models & t efunctional be&aviour of t&edevicebut alsoits timing basedon a setofvalues selected fromt&e LvalueL oft&e devicet&e script isattac&ed to (in t&is example,a standard '' family "#2$%! ;oranot&er example of9asyH- modelling,see t&e"#%C!-+ sample!
1# 1$ 51(9 I*-'HAC2u '8'A1
1 2 9 48
D D1 D2 DC D# D$ D< D"
# $ < " % 1 11 12
51(D 51(D1 51(D2 51(DC 51(D# 51(D$ 51(D< 51(D"
"#2$% :8*4*'*79A-*E*',)8*:' )8*:'A"#FF2$% *+*'A1
>)8*:':8@E84"#FF2$% GG'&is is t&e model fort&e "#FF2$%! 'o avoidcluttering t&ediagram GGmost of t&e script is &idden! 'o see t& efull script pointat it it&t&e GGmouse(you mayneed to zoom infirstand press )'8?9 to9ditit! >9+-)8*:'
74259 EasyHDL Model E
l
e
c
t
r
o
n
i
c
s
abcenter 9lectr onic s, $C6$$ 4aintreet, Erassington, +ort&BorJs&ire , =-2C$ ;axK ?## (1"$< "$23$" 'elK ?## (1"$< "$C## http://www.labcenter.co.uk/ 9mailK
[email protected] IIIK
AVR External Memory Access '&is design demonstratest&e74 simulation ofan '3$1$performing external memoryaccesscycles! +ote t&at t&eclocJ signal is including asa reference fort&e timing aveformsbutdoes notactually clocJt&e processor!'&e):5 clocJrate is setbya componentproperty! +ote alsot&atbeing a grap&based simulation, t&isdesign cannotbe simulated it& :roteus 74 ite!
-M!!"N
-M!!"N
52
52(F'1 1% 13 %
F'1 F'2 899'
51 -M!!"N
9 I8 81 2 C # $ < " 3
:=G' :=1G'1 :=2G*+ :=CG*+1 :=#G :=$G4@* :=
M3!!1$N
:-G8F:-1G'F:-2G*+' :-CG*+'1 :-# :-$G@)1 @)1= *):
52(9 C 52(I8 1< 1"
1 11
1$
@9 9 "#C"C
52(8-
5C
M!!"N M!!"N M!!1$N
M3!!1$N M3!!1$N
M!!12N 2 2< 2" 22
-M!!"N
)9 ) I9 @9 <2<#
1 11 12 1C 1# 1$ 2% C1
'%3$1$ :8@E84A9F'841!H9F -=EP:@8-9BA
AVR External Memory Access E l e c t r o n i c s
abcente r 9lectronics, $C6$$ 4ain treet, Erassington, +ort& BorJs&ire , =-2C $ ;axK ?## (1"$< "$23$" 'elK ?## (1"$< "$C## http://www.labcenter.co.uk/ 9mailK
[email protected] IIIK
I2C Memory Test '&is sample s&os t&e functioning of t&e a 2#)# *2) serial memory! '&e source code rites a series of values to address x16x1; and t&en reads t&em bacJ again verifying eac& byte as it is read! *f an error occurs t&en t&e error code is ritten to :ort and t&e tatus (8 line is toggled! sitc& on 8$ controls &et&er or no t t&e rite portion of t&e test is performed! I&en t&e sitc& is closed only a read test is done! '&is can be used to verify memory persistence!
U1 !"T
Q-OUTPUT
52 82 :55:
1C 1# 1
''5
2 C # $ < "
I8*'9 494@8BQ
3 % 1
?
@)1G)O*+ @)2G)O@5' 4)8G7ppG'H7
8=G*+' 8=1 8=2 8=CG:E4 8=# 8=$ 8=
CC C# C$ C< C" C3 C% #
++-
1$ 1< 1" 13 2C 2# 2$ 2< 1% 2 21 22 2" 23 2% C
81
8C
:55: )O -
- -1 -2 -C -# -$ -< -"
:55:
)O - I: 2#)#
N " ! ! 1 M -
U2
51 < $ "
1 2
2 C
#"!"T
Q-OUTPUT
++-
9rr)ode
:*)1<;3""
'&e 82 (reset6set flip6flop is t&e simplest logic circuit t&at can ex&ibit memory be&aviour! *f t&e 29' input is c&anged to logic , t&e D output becomes set to logic 1! I&en t&e 29' input returns to logic 1, t&e D output LremembersL its state! 2imilarly, t&e 8929' input Hill clear t&e D output to logic ! '&e circuit s ability to remember its state derives from t&e feedbacJ connections from eac& ++- gate to t&e ot&er!
A ( BC D? A B) D? A=)-? B) D?=) D?( A =C D ? A BC D ? A =) D ?=C D ?=)-
749) EasyHDLModel '&is sample s&os a "#%C counter modelled using an 9asyH- script! '&e script is a complete model of bot& t&e functional as ell as timing be&aviour of t&e "#%C! ;or anot&er example of 9asyH- modelling see t&e "#2$%!-+ sample file! >)8*:':8@E84"#%C * 8A8(1, 8=A8(2 *:8@: *+*'A ':8@: '-8, '-8=, '-8),'-8':8@: '-HD, '-HD=, '-HD), '-HD':8@: '-HD, '-HD=, '-HD), '-HD:*+ )O, )O=, 8, 8= :*+ D,D=,D),D*+'counta A*+*'R 1,countbA *+*'SS 1
51
)@)O 1# 1
)O )O=
899' 2 C
D D= D) D-
8(1 8(2 "#%C :8*4*'*79A-*E*' )8*:'A"#%C
12 % 3 11
= ) -
4: @+ 759 )9 "#%CK '-8A2
9+-)8*:'
749) EasyHDLModel E
l
e
c
t
r
o
n
i
c
s
abcenter 9le ctronic s, $C6$$ 4ain treet, Erassin gton, +ort& BorJs&ire, =-2C $ ;axK ?## (1"$< "$23$" 'elK ?## (1"$< "$C## http://www.labcenter.co.uk/ 9mailK [email protected] IIIK
Bibliograia! 'occi 8, Iidmer +, 4oss E, istemas digitales principios y aplicaciones, décima edici/n, 9ditorial :earson Hall Com$i%acio%ales& &ttpKGGdac!escet!ur0c!esGdocenciaG9')6*'*EP-9Gteoria6 cuat1Gtema
Secuenciales &ttpKGGbloganalisis1!files!ordpress!comG211G1Gapuntesdsd1PmealyPmoore!pdf
&ttpKGG!u&u!esGraul!0imenezG-*E*'P**Gdig2Pi!pdf
1rogramables &ttpKGGmicropinguino!blogspot!mxG212PCP1Parc&ive!&tml
