Bascule s

UNIVERSITE A.MIRA DE BEJAIA • • •

Facul té de Techn Facul Techn olog ie Département d’Electronique Module : Logique et Calculateurs / Electronique Numérique Niveau : 3N6 / Licence LMD « Année Universitaire : 2008/2009

Logique Séquentielle » Mr : A.MEKHMOUKH

Les Bascules RS 1.1. Descriptions

Les Bascules, également connues sous le nom de flip-flop ,sont des circuits logiques à deux états stables en sortie .Le changement d' état se produit donc sous l' effet d' une impulsion extérieure . L 'état de la sortie dépend non seulement des entrées mais aussi de la situation avant l' impulsion . 1.2. Symboles

1.3.Unités ; Formules

Normes pour les signaux signaux :

Q est la sortie normale et Q' ( Q barre ) la sortie inversé 1.4.Valeurs bascule R S

Ce type de dispositif comprend une entrée R ( RESET ) et S ( SET ) actives à l' état haut , il dispose aussi de deux sorties Q et Q' ( qui q ui ne sont pas toujours opposées puisqu'il existe un état indéterminé ). Ce composant est le composant de base du séquentiel. Analysons l'état des sorties dans différents états. Dans cette table de vérité, on considérera un déroulement séquentiel : les combinaisons des entrées se suivent dans le même ordre Rappel : la sortie d'une porte NOR ne vaut 1 que quand toutes ses entrées sont à 0. 1

S R Q Q'

1 0 1 0 Set (allumer) 0 0 1 0 Mémorisation 0 1 0 1 Reset (éteindre) 0 0 0 1 Mémorisation 1 1 0 0 État Interdit ! L’entrée S ( SET ) met la sortie Q = 1 alors que l 'entrée R ( RESET ) aussi appelé C ( CLEAR ) met la sortie Q = 0 Si le dernier cas n'est pas utilisé (on ne demande pas simultanément d'allumer et d'éteindre), Q' vaut toujours l'opposé de Q, on l'appellera donc /Q (Q barre) . Application : circuit anti rebond Un capteur ne peut pas passer de manière parfaite (sans aléa) de l'état 0 à l'état 1. On peut utiliser une bascule, qui mémorisera l'état stable précédent pendant l'état transitoire. (T1)

Elément de mémoire en porte NI Les entrées sont commandées par des niveaux haut ( 1 )

Elément de mémoire en porte NAND bascule commandée par des niveaux ( 0 )

2


Facul té de Techn olog ie Département d’Electronique Module : Logique et Calculateurs / Electronique Numérique Niveau : 3N6 / Licence LMD « Année Universitaire : 2008/2009


1.5.Variantes

On réalise ici une bascule à enclenchement prioritaire (idem, excepté si S=R=1, Q et mis à 1). Ici, dans tous les cas, Q' est l'opposé de Q. Un bascule à priorité déclenchement aura également le même comportement qu'une RS, excepté dans l'état interdit où /Q vaudra 1 bascule RST

T est l'entrée de validation : si T=1, les entrées R et S sont prises en compte, si T=0 elles ne le sont pas. Dans ce cas, la bascule n'est pas éteinte, elle reste "figée" dans le même état.

Souvent, la bascule comporte deux entrées supplémentaires : Preset (forçage à 1, quel que soit l'état de T) et Clear (forçage à 0), qui permettent de forcer la bascule même si T=0, utilisées généralement pour l'initialisation du composant. Application : bascule D ou Latch ou mémoire : on possède une entrée D, reliée à S d'une RST, et à R par l'intermédiaire d'un inverseur. La sortie Q vaudra l'état lu et mémorisé lors du dernier T=1. C'est le composant de base d'une mémoire d'ordinateur : est mis à 1 ou 0 au moment voulu, figé le reste du temps.

3

maître esclave Fonctionnement

Deux bascules RST sont reliées en série. Une seule est validée à la fois (T inversé). Une entrée Preset permet le forçage à 1 de l'ensemble, une entrée Clear le forçage à 0 (indépendamment de l'état précédent et de T).

Analysons le fonctionnement de cette bascule:

maître (Master)

esclave (Slave)

Si T=0 information S/R transmise en s'r' non transmis en Q (ancien Q) Si T=1

R S en attente (ancien r's')

ancien r's' transmis en Q

On remarque donc que l'information est transmise au prochain front montant de l'horloge T. bascule Latch

Exemple : 4508 bascule RS ( 2 x 4 latch avec ST , MR , EO , sortie 3 états )

4




5

Les Bascules JK 1.1.Descriptions

Elle comporte en général plusieurs entrées de mise à 1 (J) et de mise à 0 (K). Dans le cas où l'on demande l'état impossible (J.K), la sortie est inversée à chaque front d'horloge. Dans les autres cas le fonctionnement est identique. De plus on peut avoir des bascules JK dont le basculement et commandé par un niveau (0 ou 1) ou par un front ("edge triggered"). 1.2.Symboles bascule JK à commande sur Front

1.3.Unités ; Formules 1.4.Valeurs

Le circuit 4027 contient 2 bascules JK actives sur front montant avec pour chaque bascules une entrée S active à l' état haut pour forcer la sortie Q à l'état haut et une entrée C active à l' état haut pour forcer la sortie Q à l' état bas . Les entrées J et K sont des entrées synchrones c'est à dire quelles sont dépendante de l' horloge C ou CP sur front montant alors que les entrées R ( CD ) et S ( SD ) sont asynchrones donc indépendantes de l' horloge 6




Les Bascules D 1.1. Descriptions

La bascule RS présente l’inconvénient de l' état interdit .Cette indétermination est levée dans le cas de l a bascule D latch bascule D ( D pour DATA , DONNEE )

Elle synchronise un signal extérieur sur un front d'horloge (à condition que le signal dure au moins une demi période). 1.2.Symboles

Bascules D active par niveau Bascules D à Commande sur Front 1.3.Unités ; Formules

1.4.Valeurs

Les circuits numériques peuvent fonctionner de façon soit synchrone ou asynchrone .Dans les systémes asynchrones , la sortie des circuits logique peut changer d' état à tout moment quand une ou plusieurs entrées changent . Par contre dans un systéme synchrone , le moment exact ou la sortie change d' état est commandé par un signal que l' on appelle couramment signal d' horloge .

7

1.4.1 Bascules D active par niveau ( LATCH )

Le circuit 74HCT75 contient 2 doubles bascules à verrouillage avec 2 horloges. La sortie recopie l' entrée "D" tant que LE ( latch enable ) ou C est active .Quant C revient à 0 , la dernière valeur de D est mise en mémoire . 1.4.2 Bascules D à Commande sur Front ( EDGE-TRIGGERED FLIP-FLOP )

Le circuit 74LS273 contient 8 bascules D avec une commande R ( ou MR ,CLR,CLEAR,RAZ ) active à zero pour forcer les sorties à zero et une entrée d' horloge active sur front montant .Avant et après le front la bascule est verrouillée en position mémoire , le mode de fonctionnement est dit synchrone , le forcage R est asynchrone et il est prioritaire sur le fonctionnement synchrone . 8




Le circuit CD4013 contient 2 bascules D sur front montant avec pour chaque bascules une entrée S active à l' état haut pour forcer la sortie Q à l'état haut et une entrée C active à l' état haut pour forcer la sortie Q/ à l' état haut .Lorsque S et C sont à l' état bas la bascule D recopie sont entrée en sortie pendant le front montant de l' horloge CP .

9

MB2821 ( 2x 10 Bascules D commande sur front montant , OE validation des sorties , 3 états )

10




1.5. Variantes 1.6. Utilisations

Dans cette exemple d' utilisation la bascule D utilisé est une parti du circuit du 4013 , le bouton poussoir envoi une impulsion avec un front montant sur l' horloge de la bascule D , à noté que comme la sortie Q/ n°2 est relié sur l' entrée D , a chaque impulsion la sortie Q change d' état et reste stable , nous avons réaliser un montage style télérupteur mécanique .

11

Bascule s

Recommend Documents