UNIVERSIDAD NACIONAL DE SAN AGUSTIN Facultad de Ingeniería de Producción y Servicios Escuela Profesional de Ingeniería Electrónica
SISTEMAS DE CONTO! DI"IT D I"ITA! A! !A#OATOIO IN"$ OSCA SA!A%A A$ PO&ECTO' M(ESTEADO & ETENEDO DE SE)A!ES INTE"ANTES' *illanueva Dias "a+riel Medina *illagó,e- #rayan .evin .evin C/ara o0ue 1ean Carlos 2uirita 3ua,an0uis4e Fran5
Arequipa - Perú 2016
PROYECTO: MUESTREO Y RETENCION DE SEÑALES
1. INTRODUCCIÓN En los sistemas discretos, en los sistemas de datos muestreados y en los sistemas de control digital, por lo general una o varias de las señales que intervienen en el proceso son señales analógicas que deen ser trans!ormadas a señales discretas para poder ser empleadas de !orma adecuada dentro de este tipo de sistemas" Para lograr la discreti#ación de las señales, se dee aplicar primero el proceso de muestreo y otener as$ una señal !ormada únicamente por las muestras discretas en tiempo de la señal analógica" El proceso de muestreo puede representarse a trav%s de un s&itc' que se cierra cada t ( )* segundos durante un tiempo de muestreo +p, la entrada de este s&itc' es una señal analógica y la salida es una señal muestreada como se muestra en la gura 1"1"
FIGURA: 1.1 .tra !orma de representar al proceso de muestreo es a trav%s de un modulador en amplitud, que reali#a el producto de un tren de impulsos unitarios discretos generados en los instantes )* y la señal analógica que se desea muestrear, oteni%ndose como producto los mismos pulsos discretos pero modulados en amplitud por la señal de entrada, a esta salida se le denomina la señal muestreada, tal y como se muestra en la gura 1"2"
FIGURA: 1.2
EL RETENEDOR El retenedor, tiene la !unción de reconstruir la señal muestreada a partir de los valores de las muestras generadas por el muestreador, empleando para ello, polinomios de di!erentes grados" Entre los m/s empleados est/n los retenedores de orden cero y de primer orden" En la gura 1" se presenta un retenedor de orden cero"
FIGURA 1.3: presenta un retenedor de orden cero"
2. Planteamient !el "#$lema a !e%a##lla# en el la$#at#i. En este laoratorio veremos que se implementaran 2 circuitos, que reali#an las !unciones de muestreo y retención respectivamente empleando circuitos analógicos, compuertas digitales y amplicadores operacionales, 'aciendo la anotación de que en los sistemas de control digital estas !unciones se reali#an a trav%s de los convertidores analógico digitales que contienen de manera intr$nseca a dic'as !unciones de muestreo y retención +3, ample and 3old" El presente traa4o consiste en el uso y !uncionamiento del módulo5 uestreador y 7etenedor, presentaremos una señal analógica mediante pulsos, es decir en tiempo discreto, este proceso lo llamaremos muestreo"
3. &'%ti(i)a)i*n: "#+'e %e !e$e e%t'!ia# el m!'l. Este proyecto pretende implementar los conocimientos del alumno, sore el principal !uncionamiento del módulo, muestreador y retenedor, con4untamente con los equipos requeridos para este proceso de muestreo" El muestreador es el elemento !undamental en un sistema de control de tiempo discreto" 8onsiste simplemente en un interruptor que se cierra cada * segundos para admitir una señal de entrada" En la pr/ctica, la duración del muestreo dee ser muc'o menor que la constante de tiempo m/s signicativa de la planta o proceso" 9a !unción del muestreador es convertir una señal continua en el tiempo +an/loga en un tren de pulsos en los instantes de muestreo 0, *, 2*: en donde * es el periodo de muestreo"
O,&ETI-OS Objetivo general Anali#aremos las variaciones que se producen en el proceso de !uncionamiento del módulo, muestreador y retenedor donde se muestra un dispositivo de muestreo y un dispositivo de retención para comproar 2 de los procesos empleados en la discreti#ación de señales analógicas"
O$eti/% e%"e)0(i)%. •
•
•
•
Entender conceptos teóricos /sicos concernientes a muestreo y retención de señales" Anali#aremos las variaciones que se producen en amos procesos al camiar los par/metros del sistema y las señales de entrada" e comproara y anali#ara el proceso de muestreo para di!erentes señales de entrada +enoidal, *riangular, 8uadrada 8omprender el comportamiento de los componentes y las distintas etapas de !uncionamiento del circuito conversor"
MARCO TEORICO MUESTREO Y RECONSTRUCCIÓN El proceso de muestreo produce una señal de pulsos modulados en amplitud" 9a !unción de la operación de retención es reconstruir la señal analógica que 'a sido transmitida como un tren de pulsos muestreados" Esto es, el propósito de la operación de retención es rellenar los espacios entre los periodos de muestreo y as$ reconstruir en !orma apro;imada la señal analógica de entrada original" El circuito de retención se diseña para e;trapolar la señal de salida entre puntos sucesivos de acuerdo con alguna manera preestalecida" 9a !orma de onda de escalera de la salida, es la !orma m/s sencilla para reconstruir la señal de entrada original" El circuito de retención que produce dic'a !orma de onda de escalera se conoce como retenedor de orden cero" En general los circuitos de retención de orden superior reconstruir/n una señal de manera m/s e;acta que los retenedores de orden cero, pero con algunas desventa4as" El retenedor de primer orden mantiene el valor de la muestra anterior, as$ como el de la presente, y mediante e;trapolación predice el valor de la muestra siguiente, si la pendiente de la señal original no camia muc'o, la predicción es uena" in emargo si la señal original invierte su pendiente, entonces la predicción es mala y la salida sigue una dirección equivocada causando as$ un gran error para el periodo de muestreo considerado"
en la#o cerrado, dic'o retardo no es deseale, y de este modo el retenedor de primer orden con interpolación no se emplea en sistemas de control" El muestreador otiene de una señal continua una secuencia de valores que representan una !unción disc!ta
El bloqueador reali#a la operación contraria5 convierte una !unción +secuencia disc!ta en una señal continua.
e puede apreciar cómo la señal reconstruida no coincide completamente con la original"
D!sao""o ! i#$"!#!ntaci%n d!" #odu"o
A. Cicuito !a"
IC &&&
El tempori#ador IC &&& es un circuito integrado +c'ip que se utili#a en la generación de tempori#adores, pulsos y oscilaciones" El >>> puede ser utili#ado para proporcionar retardos de tiempo, como un oscilador, y como un circuito integrado ?ip ?op" us derivados proporcionan 'asta cuatro circuitos de sincroni#ación en un solo paquete" @olta4e de entrada +@88 "> a 1> @ 8orriente de entrada +@88 ( B> @ a 6 mA 8orriente de entrada +@88 ( B1> @ 10 a 1> mA 8orriente de salida +ma;imum 200 mA /;ima disipación de potencia 600 mC 8onsumo de potencia +minimum operating mCD1>@ *emperatura de operación •
0 mCD>@, 22> 08 'asta F0 8
GND +normalmente la 15 es el polo negativo de la alimentación, generalmente tierra +masa"
•
Dis$ao +normalmente la 25 Es donde se estalece el inicio del tiempo de retardo si el >>> es congurado como monoestale" Este proceso de disparo ocurre cuando esta patilla tiene menos de 1 del volta4e de alimentación" Este pulso dee ser de corta duración, pues si se mantiene a4o por muc'o tiempo la salida se quedar/ en alto 'asta que la entrada de disparo pase a alto otra ve#"
•
Sa"ida +normalmente la 5 Aqu$ veremos el resultado de la operación del tempori#ador, ya sea que est% conectado como monoestale, estale u otro" 8uando la salida es alta, el volta4e ser/ el volta4e de alimentación +@cc menos 1"F @" Esta salida se puede oligar a estar en casi 0 voltios con la ayuda de la patilla de reinicio +normalmente la "
•
R!inicio +normalmente la 5 i se pone a un nivel por dea4o de 0"F @oltios, pone la patilla de salida a nivel a4o" i por algún motivo esta patilla no se utili#a 'ay que conectarla a alimentación para evitar que el tempori#ador se reinicie"
•
Conto" d! 'o"ta(! +normalmente la >5 8uando el tempori#ador se utili#a en el modo de controlador de volta4e, el volta4e en esta patilla puede variar casi desde @cc +en la pr/ctica como @cc -1"F @ 'asta casi 0
@ +apro;" 2 @ menos" As$ es posile modicar los tiempos" Puede tami%n congurarse para, por e4emplo, generar pulsos en rampa" •
U#)a" +normalmente la 65 Es una entrada a un comparador interno que se utili#a para poner la salida a ni vel a4o"
•
D!sca*a +normalmente la F5
•
Vo"ta(! d! a"i#!ntaci%n +VCC, +normalmente la G5 es la patilla donde se conecta el volta4e de alimentación que va de "> @ 'asta 16 @"
CD -1/ El circuito integrado 8=016 posee en su interior interruptores ilaterales, los cuales son controlados digitalmente por terminales de control" El 8=06 puede mane4ar señales an/logas y digitales, adem/s es compatile con el 8=016 pero se di!erencia en que sus interruptores poseen una menor resistencia" Puede conmutar, multiple;ar señales an/logas
y
digitales" oporta el conmutado de señales de 'asta 20v" ane4a señales de 'asta 0'#" *emperatura5 -6>H8 a 1>0H8 @olta4e de operación t$pico "v a 1Gvdc *ecnolog$a5 8. Encapsulado5 =I9 1 .P 1 Jaricantes5 *e;as instruments, P'ilips, Intersil"
CD -/0 9a <*8 es un I8 8. con seis circuitos inversores y diseñada para el uso de la amplia gama de !uncionamiento !uente de alimentación, a4o consumo de energ$a, alta inmunidad al ruido y la elevación controlada sim%trica y a4ada" El 8I es capa# de protección E= por el diodo se su4eta a @== y @"
El rango de tensión de alimentación anc'a5 1>@" 9a alta inmunidad al ruido5 0,> @== t$p" Ka4a Potencia compatiilidad **95 @entilador
de 2
conducir o 1 F9 conducción"
CI LM-1 =e acuerdo con la 'o4a de datos 9F1 I8 es un único amplicador operativo de propósito general" El
2. Si#u"aci%n: $o*a#a3 '!si%n
Fi*.- uestreador"
Fi*.& 7etenedor"
Fi*./ 8ircuito del muestreador sin el retenedor" "
Fi*. 8ircuito del muestreador con el retenedor"
Fi*.4 Esquema de la placa"
C. I#$"!#!ntaci%n 5 $u!)as: instu#!ntos usados3 osci"osco$io3 *!n!ado!s3 6u!nt!s3 !tc.
.sciloscopio Juente Menerador de señales ult$metro
El grupo uso únicos instrumentos en osciloscopio el número 1, la !uente de letra I y el generador de modelo .*E83 número 2"
7ROCEDIMIENTO E87ERIMENTAL DEL 7ROCESO DE MUESTREO 7ARA LAS SE9ALES TRIANGULAR Y CUADRADA ADEMAS DE LA SE9AL SENOIDAL. MUESTREADOR:
S!a" s!noida"+o)t!nida !n osci"osco$io,
S!a" s!noida"+si#u"acion,
S!a" tian*u"a+o)t!nida !n osci"osco$io,
S!a" tian*u"a+si#u"acion,
S!a" cuadada+o)t!nida !n osci"osco$io,
S!a" cuadada+si#u"acion,
RETENEDOR: eñal senoidal+simulacion
eñal triangular +simulación
eñal cuadrada +simulación
Conc"usion!s.
8uando la !recuencia de muestreo es insuciente pueden surgir prolemas de aliasing
El prolema viene porque la evolución de la señal entre muestra y muestra se pierde Puede demostrarse que para una señal senoidal de !recuencia !, la !recuencia de muestreo dee ser mayor que el dole de esta +!m N 2! para no perder in!ormación"
Anali#amos las variaciones que se producen en el proceso de !uncionamiento del módulo"
R!co#!ndacion!s"
8alirar los instrumentos usados antes de conectar al módulo ya que calirarlos ya conectados al módulo puede causar daño en cualquier componente de el modulo"
El generador de señales para el muestreador dee tener de !recuencia 1) 3#, la atenuación a 20 dK y la amplitud dee estar entre 2 a 2"> v"
El generador de señales para el retenedor o loqueador dee tener una m$nima !recuencia"
9as 2 !uentes de volta4e dee estar en 10v cada una y 'acemos tierra entre ellas ya que en los módulos tienen tierra"
Bibliografía http://www.docfoc.com/informe-1-retenedor-de-orden http://isa.uniovi.es/~idiaz/!/"eoria/#$-#%/!."ema&.pdf
