Diseño de circuitos con transistores BJT y FET

Laboratorio de Electrónica A

Escuela Superior Politécnica del Litoral Facultad de Ingeniería en Electricidad y Computación

Proyecto de Laboratorio de Electrónica A (Parte 3) Integrantes: 

Mendieta Zurita Jonathan



Rivera Maldonado Jefferson



Villacís Dávila Martha

Paralelo: 7

Profesor: Ing. Gómer Rubio

I Término 2014 - 2015

Rivera – Villacís - Mendieta


Diseño de Circuitos con transistores BJT y FET

Amplificador de dos etapas

Diseñar un amplificador de dos etapas que cumpla con las siguientes especificaciones:

 =1 =1 =100 =200  =100

Y que adicionalmente:     

La primera etapa sea diseñada con un JFET en configuración H. La segunda etapa sea diseñada con un BJT en configuración H. El amplificador se acople a una carga . Se utilice el método de las constantes de tiempo en cortocircuito, para estimar las frecuencias de corte en baja de los capacitores. Se utilice como criterios de diseño:

 =10

 =3  =   = 3 El diseño debe incluir: 

Diagrama esquemático del circuito, con los elementos y sus valores encontrados.  Puntos de operación de los transistores: (ID, VDS), (IC, VCE).  Simulación de la respuesta de frecuencia: ganancia y fase.  Función de transferencia.





Diagrama esquemático del circuito

A continuación, el respectivo diagrama equivalente al circuito en el c ual se muestra el diseño del amplificador de dos etapas con sus respectivos componentes, la fuente de 24V y la fuente de la pequeña señal

o

Capacitores: 12u, 47u, 7.95u, 4.7u, 0.15u, 0.32n[Faradios]

o

Resistencias: 1.8M, 2.2M, 1.8K, 10K, 112K, 56K, 10K, 92, 9K, 10K [Ohm] JFET 2N5484

o

BJT 2N3904

o





Cálculo de valores

∗= 13 =→=10 = 3∗ = 3024 =0.8 Ganancia para la segunda etapa (BJT)

∆2=40 = 26 = 0.268 =0.0325 −|| ↑∆2= 1↓ 1= −|∆2| − 1= −10|40|10 −0.0325 1=92.5Ω≅92Ω =  ;= =− =−=8−0. 7 =7.3[] =12   2=  −1 2= 7.0.38 −92.5 2=9Ω=18||18 Criterio

Ganancia Total  AVT = 200

Δ1=5  ΔV2=40 BJT   ≫2 ≈≈12∗  1 9=918. 29∗3Ω101 2< 10 =91.83 2<91. 8 3 2=56 2  = 12 1=  2−2 1= 248 56−56 1=112Ω≡10012 Criterio para un buen diseño

≪ 2=1|2| | 2=112 5 6| 9 18  <3.2=35.587Ω 87Ω =2.2Ω



Ganancia JFET = 5

↑∆= −↑|| = = 2.−2| −35.587 =2.41  Ecuacion JFET Datos fabricante: IDss = 3mA; Vp = 1.65V

=2  1−  =1− |2| =−0. 5 383 =1.362

Aplicando criterio

Vds = 8V

−∗−−∗=0 = 24−2.2−8 =9.55≈8.21.2 =− ==∗ = −0.53839.551.362=12.4688

Valores para R1 y R2

242 → 21=2 24 = 21 1=224 1 1=21=1. 0.9248=1. 9 247 8 Ω 2=2.2Ω Valores calculados 10K RL 10K RC 92 RE1 9K RE2 112K RB1 56K RB2 1.8K RD 10K RS 1.8M R1 2.2M R2

Puntos de Operación (BJT) 8.8V VCE 0.8mA IC

Puntos de Operación (JFET) 8V VDS 1.362mA IDS





Cálculo de las capacitancias – Método de los capacitores en cortocircuito

 = ∗∗ = 2∗∗1|1 |2 →=. = 2∗∗|1 | 1  → = = ∗∗+ →=.≈10 = 2∗∗1|12|(ℎ1 1) →=. = 2∗∗|1|112||ℎ 1||2 →= ≈22 | 33 13= 21 Σ  1∗ 13= =100  Formula base:

Suma de frecuencias = baja frecuencia

Capacitores Capacitancia[Faradios]

Ci 0.15u

Cs 47u

Co 7.95u

Cm 4.7u

Ce 12u

Ch 0.32n





Simulación de la respuesta de frecuencia: ganancia y fase.

La siguiente gráfica indica la ganancia del circuito con respecto a la frecuencia. Dada una entrada de 50mV, su salida es de 9.65V en la mi tad del ancho de banda.

La ganancia del circuito es 192.9. Se aproxima a 200



La siguiente gráfica representa el diagrama de fase del circuito:

Frecuencias de corte (Simulado) Pasa alto Pasa bajo

100.66 Hz 110.48 KHz





Resultados de la experimentación

En el laboratorio de procedió a probar el circuito con un pequeña señal de 40mv. Los resultados fueron los siguientes:

Resultados VDC Vi VO (Voltaje salida) Ganancia VCE (BJT) IC (BJT) VDS (JFET) f L = 100Hz f H = 100kHz

Experimentales 24 [V] 40 [mV] 7.68 [V] 192 9.02 [V] 0.8 [mA] 8.18 [V] 5.42 [V] 4.78 [V]

Simulados 24[V] 40[mV] 7.71 [V] 192.9 [V] 9.07 [V] 0.779 [mA] 7.9 [V] 5.44 [V] 5.72 [V]

%Error 0% 0% 0.4% 0.46% 0.55% 2.625% 3.42% 0.36% 19.66%

Simulación con 40mV de entrada (Vi)





Función de transferencia. Baja Frecuencia

1 =0.3386  ′ = 2∗∗  1 =1.4736   ′ = 2∗2∗   ′  =2∗  =2 0 . 3 386=2. 1 27  {  =2∗ =28.16=51.27   ′  =2∗  =2 1 . 4 736=9. 2 59  {  =2∗ =287.74=551.29  => =2∗ =6.283  => =2∗ =18.97  => =2∗ =6.283     1 1       = 1 1 1 1 1   1 1   2. 1 27 9. 2 →∞ =  51.127 551.129 6.2183 18.59197 0.006281  =  319.=. 08=192. 9 

  .     .   .   =  . .  . . . 


Diseño de circuitos con transistores BJT y FET

Recommend Documents