I
T.{KAAI{ IP.-\N
\ T I}IUR
,.382
II
@"nAHAILMU
Teknik trIigital DasiaF Pendekata
Saludin Muis
n P r a k t is Edisae
TEKIIIK DIGITAL DASAR: PENDEI(ATAI\I PRAI(TIS
Oleh :
,i
Saludin Muis
i
J,
Edisi Kedua Cetakan Pertama,2012
Kotu Penganlsr
762'c.9zlgp,ttf/frr2"
Hak Cipta @ 2012 pada penulis,
Hak cipta dilindungi undang-undang. Dilarang memperbanyak atau memindahkan sebagian atau seluruh isi buku ini dalam bentuk apapuo, secara elektronis maupun mekanis, termasuk memfotokopi, merekam, atau dengan teknik perekaman lainnya, tanpa izin tertulis dari penerbit.
Ruko Jambusari No. 7A Yogyakarta 55283 Telp. :0274-889836;0274-889398 :0274-889051 :
TEKNIK DIGITAL DASAR: PENDEKATAN PRAKTIS/Satudin Muis - Edisi Kedua- Yogyakarta; Grahallmu, 2012 xii + 180 hlm, I Jii. :23 cm.
1.
adalah sebagai pengdigrtaT, yang ditujukan
kalangan penggemar elektronik. Penyusunan buku ini ditekankan pada segi praktis, dimana pembahasan
Tidak adakata yang dapat menempatkan karya apapun pada tempat yang memuaskan, karena itu saran dan kritik sangat diharapkan untuk penyempurnaan edisi berikutnya, yang direncanakan mencakup sistem
aplikasi prosesor.
978-979-7 56-800-9
Teknik
ini
teoritis diarahkan untuk membantu pemahaman teknik perancangan pada contoh contoh yang diberikan. Penulis berusaha menyajian keseluruhan materi sesederhana mungkin tetapi tersistematis, sehingga mudah untuk dipahami / dipelajari secara utuh dan dapat menjadi dasar untuk pemahaman lebih lanjut tentang sistem digital yang berkaitan dengan aplikasi mikroprosesor yang akan disajikan pada edisi berikutnya.
[email protected]
Muis, Saludin
ISBN:
uksud dan tujuan penulisan buku
antar untuk memahami teknik kepada kalangan pelajarbalkyang sedang menuntut ilmu pada jenjang pendidikan strata satu atau sekolah menengah atas maupun kepada
GRAHA ILMU
Fax. E-mail
.- ,// \J/l/O
I. Judul
Akhirnya tidak lupa penulis mengucapkan terima kasih kepada rekan rckan dari PT. Shirasuna Asia Permai Electronics (produser TV dan Monitor, Tangcrang) yang membantu mengedit dan menyelesaikan lrcnulisan buku ini dan.f uga kepada Ibu Salmah, Ibu Dwi Kristiani dan
Ray & Rex, Rajanirjandra yang senantiasa memberi semangat agar menyelesaikan penulisan buku ini dan dapat memberikan manfaat kepada pembaca yang budiman, terutamakepadakalangan adik adik pelajar.
Daftur Isi Ir. Saludin, M.Komp Jakarta, Desember 2006
KATA PENGANTAR DAFTAR ISI PENDAHULUAN BAGIAN 1 SISTEM BILANGAN
1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 BAGIAN 2 2.1 2.2 BAGIAN 3 3.1 3.2 3.3 3.4 3.5 3.6 7
I'll r t i l' I ) ili t
r
t
l.
l', r
t, 1,,
l', t t,
tt
t l' t, t I' t i.t
Bilangan Bilangan Bilangan Bilangan Konversi Konversi Konversi Konversi Konversi
Desimal Biner Okta Heksa Bilangan Bilangan Bilangan Bilangan Bilangan
PEMAHAMAN
v
vll xi 1 1
2
6 7
Desimal Menjadi Biner Biner Menjadi Okta Okta Menjadi Biner Biner Menjadi Heksa Heksa Menjadi Biner
O
DAN 1 BINER
7 8 8 9 9
1l
Bilangan 0 Biner Bilangan 1 Biner
11
GERBANG LOGIKA DASAR Gerbang AND
15
Gerbang OR Gerbang XOR Gerbang NOT Gcrbang NAND (icrtrang NOR
t6
13
15 18
t9 20
2t
BAGIAN
4
4.1
4.2
BAGIAN
5
5.1
5.2 5.3 5.4 5.5
5.6 5.7 5.8
5.10 1
5.12
s.13 5.14 5.15
ylil
5.16
25 25
5.17
28 35
Penyederhanaan dengan menggun akan aturan 4 Penyederhanaan dengan menggunakan aturan l1 Penyederhanaan dengan menggunakan aturan 9,12 dan 13 Penyederhanaan dengan menggunakan
afuran 7,12dan13 Penyederhanaan dengan menggunakan aturan 5,8,9 dan 13 Penyederhanaan dengan menggunakan aturan 2, 4, 7 dan 11 Penyederhanaan dengan menggunakan aturan t, 2, 4, 5 dan 7
35 36
5.18
BAGIAN
6.r
37
6.2 6.3
BAGIAN 38
I
i'h
r
i
l''
7
7.1
7.2
39
BAGIAN
8
8.1
39
aturan 4,5,12 dan 13 Penyederha naan dengan menggunakan aturan 6,9,12 dan 13 Penye derha naan dengan menggunakan aturan 6,9,11, 12 dan13 Penyederhanaan dengan menggunakan afuran 4,5,9, 12 dan13 Penyederhanaan dengan menggunakan atllran 8, 9, Il dan 12 Penyederhanaan dengan menggunakan attxan 5 dan 13 Penyederhanaan dengan menggunakan atlxarl 5, 6 dan 8 Penyederha naan dengan menggunakan aturan 9 dan 12
'
6
37
8.2 8.3
Penyederha naan dengan menggunakan
5.9
5.1
ALJABAR BOOLEAN Hukum Aljabar Boolean Aturan Reduksi Boolean CONTOH KOMBINASI GERBANG
40
4t
8.4 8.5
BAGIAN
9.1
4t
9.2 9.3 9.4 9.5 9.6
42 43
44
9.7 9.8 9.9
45
9 l0
46
I ) ili t t l ; l \t t I t k t
t
t
t t t l,rr t l, I i.t
9
I\tlhtt l:t
Penyederhanaan dengan menggunakan
aturan 4,9 dan12 Penyederhanaan dengan menggunakan aturan 5,7 dan12 Penyederhanaan dengan menggunakan aturan 7, 12 dan 13
47
TABEL KARNAUGH Sum of Product Product of Sum
49 49
47 48
53 60
Karnaugh
METODE QTJINE . MC CLUSKEY
103
Tabel Suku Esensi Pemetaan Suku Esensi
t04
FLIP FLOP
113
Piranti SR- FF Piranti D- FF Piranti JK- FF Piranti T- FF Contoh Rangkaian FF
113
CONTOH RANGKAIAN LANruTAN
143
Sinkronisasi Pengiriman Data Penggeser Data Serial Pembagi Frekuensi Penjumlah- Pengurang 4 bit Biner Pencacah Frekuensi Data Masukan Serial/Paralel - Data Keluaran
t43 r44 t45 r46
Paralel
149
Data Masukan Serial - Data Keluaran Penampil Angka
Multiplexer Dcmultiplexer (Dekoder)
109
118
r22
r28 t29
Paralel
148
152 154 155
159
BAGIAN 10 PIRANTI ADC, DAC DAN PULSA
1O.I DAC IO.2 ADC 10.3 ADC
163
t64 168
0809
lA.4
170 173 175
DAFTAR PUSTAKA
177
Contoh Termometer Digital 10.5 Pembangkit Pulsa
Pendahuluon
-oo0oo-
uku ini terdiri dari l0 bagian, disajikan secara garis besar sebagai
pengantar pemahaman teknik digital dan cukup memadai sebagai pengetahuan dasar yang komprehensif tentang teknik digital. Pembahasan meliputi sistem bilangan dan operasi aritmatika, gerbang logika dasar yang masih sederhana sampai pada piranti flip flop yang merupakan gabungan dari beberapa gerbang logika dengan fungsi tertentu, juga disertai contoh-contoh perancangan yang bersifat praktis, agar lebih dapat memahami penyajian teoritis padabagian awal. Penyajian materi dimulai dengan pembahasan berbagai sistem bilangan yang secara umum dipergunakan dalam teknik digital (bagian 1), dilanjutkan bagian 2 dan 3 yang membahas gerbang logika dasar Sedangkan penyederhanaan fungsi rangkaian gerbang logika dengan menggunakan aljabar Boolean disajikan padabagran4. contoh-contoh penerapan aljabar Boolean dirangkum padabagian 5.
Metode penyederhaan fungsi yang lebih rumit, misalnya Karnaugh dan Quine -Mc Cluskey disajikan padabagian 6 dan 7. Piranti flip flop yang merupakan rangkaian gerbang logika dengan fungsi khusus dan memiliki sifat sebagai media penyimpan data, dibahaspadabagian 8, sedangkan contoh contoh perancangan dengan menggunakan flip flop dituangkan padabagian yang sama. Bagian 9 merupakan contoh
'l't'kni k Digitol ; Pendekutan l,rukt is
Ba ian
perancangan yang menggabungkan gerbang lclgika dasar dan flip tlop.
Bagian terakhir (bagian 10) ruembahas ADC clan DAC, disajikan sebagai sebagai pengantar untuk menghubungkan edisi buku perdana ini dengan edisi berikutnya yang akan mencakup aplikasi sistem digital prosesor.
I
Sistem Bilangun
-oo0oo-
"ketika kelatahan dan keangkuhan menjadi bagian dari kenikmatan hidup, dan kekuasaan menjadi alat yang dapat dipergunakan untuk mewujudkannya, maka keadilan yang diidamkan semua orang itu akan berakhir
pada tong sampah".
OAilangan
dasar yang dipergunakan dalam sistem digitalberbeda
JU
dengan bilangan dasar yang dikenal dalam kehidupan praktis sehari-hari. Sistem digit alpadaumumnya menggunakan bilangan dasar biner dengan basis 2 ataupembobotan2", sedangkan pemakaian praktis sehar-hari dikenal bilangan desimal dengan basis 10 atau pembobotan 10'. Pada bab ini akan dibahas berbagaibilangan dasar dan konversinya sebagai langkah awal untuk memahami teknik digital yang disajikan dalam buku ini secara keseluruhan maupun pada edisi berikut yang
diperluas cakupan materinya.
1.1
Bilangan Desirnal
Bilangan dasar desimal0,1,2......9, dan faktor pembobotan adalah l0n, n=1,2,...N.
xil
Ttknik Di*ikrl: Pcnd*oton I'n*tis
Contoh:
Contoh:
54321 desimal
54321
= = =
1.
100
+2.101+3 102+4 103+5 104
10 + 20 + 300 + 4000 + 50000
01101011 +
atau i09 desimal atau107 desimal
I r01 1000
atau216 desimal
01101101
54321
Bilangan desimal merupakan sistem bilangan yang dikenal secara umum dan dipakai sebagai satuan transaksi sehari-hari, masyarakat pada umumnya sudah terbiasa dan mengenal baik operasi dengan bilangan desimal, karena itu operasi penjumlahan, pengurangan, perkalian dan pembagian dengan bilangan desimal tidak akan dibahas lebih lanjut.
1.2 Bilangan Biner Bilangan dasar biner 0 atau 1, dan faktor pembobotan adalah 2", n=1,2,3 ....N.
Contoh:
Pengurangan : Sama hainya bilangan desimal, pengurangan bilangan biner dilakukan
mulai dari digit paling tidak berarti (paXing kanan, dengan pembobotan 2' terkecil), bila besaran digit pengurangan lebih besar dari yang dikurang (misalnya 1 terhadap 0), peminjaman dilakukan terhadap digit dengan pembobotan 2" lebih besar di atasnya.
Contoh: atau 109 desimal atau 107 desimal
01 101 101
011010i
1
00000010
atau 2 desimal
10110 biner
10110
= 0.20 +1.21 +1.22 +0.23 +1.24 = 0+2+4+16 = 22desimal
Bilangan biner merupakan sistem bilangan yang dikenal sistem digital, maka pembahasan bilangan biner meliputi penjumlahan, pengurangan, perkalian dan pembagian sebagai berikut :
Penjumlahan: Sama halnya bilangan desimal, penjumlahan bilangan biner dilakukan
mulai dari digit paling tidakberarti (paling kanan, dengan pembobotan 2'terkecil), bila hasil penjumlahan lebih besar dari 1 (1+ 1 biner) akan memberikan tambahan I kepada digit di atasnya.
Perkalian
:
Sama halnya bilangan desimal, perkalian bilangan biner clilakukan tlengan mengaiikanbilangan yang dikali dengan biiangen fiengali yang dimuiai dari digit paling tidak berarti (paiing kanan, clengan pernbobotan 2" terkecil), setiap kenaikan satu digit bilangan pengall, hasii perkalian untuk ctigit tersebut bergeser satu digit ke kiri (kearah pcmbobotan 2'trebih tinggi), setelah semua digit pada bilangan pengali selesai dikalikan, rnaka bila hasil penjumlahan tiap digit (mulai dari paling kanan) lebih besar dari 1 (1+ I biner) akan memberikan tambahan 1 kepada digit di atasnya"
Contoh
:
MSB
LSB
0l l0l
l0l
0l 10r011
0ll0lt0t Teknik Digitol: Pendekann I'ruktis
,\ivtnu llihtryUtt
x
ataulA9 desimal atau 107 desimal x I (LSB)
lr
01 101
l0l
x1
00000000
011010
xl
01 101 101
00000000 01 101
01 101 101
x0
101000111 00000000 +
x0
t0l
xl
01 101 101
01101101
x0 (MSB)
0
atau lt.663 desimal
dari perkalian di atas tampak jelas bahwa bila digit pengali adalah,,l,, , hasil perkalian merupakan salinan dari angka yang dikari kemudian bilang pengali menggeser satu kali kekanan untuk digit berikutnya, sebaliknya bila pengali adalah"O" tidakada hasil yang diperoleh kecuari bilangan pengali menggeser satu digit ke kanan untuk digit berikutnya. Hasil perkalian selalu menggeser kakiri satu digit untuk tiap digit pengali dan dapat langsung dijumlahkan secara biner. Teknik ini dapat dipakai untuk membangun sistem perkalian bilangan biner dengan menggunakan FF (flip-flop) pada contoh di edisi berikutnya.
Contoh: Ambil bilangan biner di atas sebagai contoh :
MSB 01101101 01101011 x
* x0
x1
+
10110110001111
x
1010001
1
** (hanya geser)
1
01 101 101
01i01 x
01010001 01
xl
11
101101
+
10010101111
***
01 101 101
0110 x
10010101 I
xO(hanyageser)
***
11
00000000
+
010010101111
****
01 101 101
011 x
LSB atau lOgdesimal atau l0Tdesimal
010010101 I
1001001001 I
****
11
0ll0ll01
xl
+ 1
*****
I
xl(LSB)
0110r 101
01 101 101
01xx1
01101101
0110101
x 1001001001 I
0110110r
01101101 + 1010001 I
xl (LSB)
xl
01101101 l0l l0l
I
Tekn i k
D igi ta I : Pcndeka ton Pru kt i s
1
Siston Ilihrylon
10001 I I
*****
I +
I
******
0l l0l
hasil
101
101 101 10001
11
0101
x0(MSB)
0
I
******
1
atau 11.663 desimal
101
hasil1(LSB) 0
00000000 0101 101 10001 I I
hasil bagi adalah 111 atau 7 desimal. 1
1.3 Bilangan Okta Bilangan dasar okta 0, n = 1,2,3.....N.
l, 2.......7
dan faktor pembobotan adalah
8n,
.4 Bilangan Heksa
Bilangan dasar heksa 1,2,3........ D, E, F dan faktor pembobotan adalah 16n, n = 1,2,3 .....N.
Contoh:
Contoh:
2B7 heksa
435 okta
43s
1
(sisapembilang)
= = =
287 = = =
5.80 +5.81 +5.82
5+24+256 285 desimal
7.160 +11. 16t+2.162
7+176+572 691desimal
Proses pembagian dapat dilakukan dengan cara mengikuti bilangan Okta di atas.
Pembagian : syarat pemb agian adalah bilangan pernbagi (penyebut) harus lebih kecil dari bllangan yang dibagi (pembilang). Berbeda clengan perkaxian, pembagian dilakukan dengan mengurangi MSB bilangan yang dibagi dengan bilangan pembagi, trila bilangan yang dibagi rebih besar dari
1.5 Konversi Bilangan Desimal Menjadi Biner Dilakukan dengan membagi angka desimal dengan faktor 2, sisa pembagian 0 atau 1 merupakan bilangan biner yang dimaksud. Digit
bilangan pembagi maka hasilnya 1, bila tidak maka hasilnya {J, selanjutnya pengurangan dilaksanakan. pernbagian terus dilakukan
terakhir hasil pembagian merupakan posisi digit paling berbobot (MSB).
dengan menggeser satu digit ke kananpadabilangan yang dibagi sampai
Contoh:
digit LSB.
123 desimal
123
= t23
6l
Contoh:
I10111 101
(pembilang) (penyebut)
30
atau45 desimal atau 5 desimal
15
7 3
110111
I
10r hasil 001111
l (MSB)
123 desimal
(sisapembilang)
=
kcbalikan.
101
Teknik Digitttl:
Pt'nlrhtttn
I,ntl,t is
Siston Ililungun
11110
2 =61 2 =30 2 =15 )=7 2-3 2-l 2-0
ll
sisa sisa
1
(LSB)
1
sisa 0
s$a sisa
s$a sisa
I
(MSB)
biner, dapat diperiksa ulang dengan konversi
1111011
= I.20 +I.21 +0.22 +I.23 +1.24 +L.2s +1.26 = | +2 +0 +8 +16 +32+64 = 123 desimal
1.8 Konversi Bilangan Biner Menjadi Heksa. Dilakukan dengan mengelompokan bilangan biner tiap kelompok terdiri dari 4 digit, hasil konversi tiap kelompok 4 digit bilangan biner
1.6 Konversi Bilangan Biner Menjadi Okta
merupakan bilangan heksa yang dimaksud.
Dilakukan dengan mengelompokan bilangan biner tiap kelompok terdiri dari 3 digit, hasil konversi tiap kelompok 3 digit bilangan biner merupakan bilangan okta yang dimaksud.
Contoh: 11010111 biner
I "1101" dankelompok2 "0l1l" 1.23 dan I .20 + l.2t + 1.22 + 0.23 danl+2+4+0 l+0+4+8
11010111 = kelompok
Contoh: 101111 biner 101 111 = kelompok 1
= = = 101111 biner
"101"
l.20+0.21+1.22 1+0+4
5
"lll"
dan kelompokz dan l.2o+1.2t+1.22 danl+ 2 + 4 danT
1.7 Konversi Bilangan Okta Menjadi Biner Dilakukan dengan mengkonversi tiap digit bilangan okta menjadi digit bilangan biner.
3
Contoh: 57 okta danT
- 7:2 -3 = 3:2 =l - I:2 -0
l3
danT
1.9 Konversi Bilangan Heksa Menjadi Biner. Dilakukan dengan mengkonversi tiap digit bilangan heksa menjadi 4 digit bilangan biner.
padabagian 1.7.
J 5:2 =2 sisal 2:2 -1 sisaO 1:2 =0 sisal 101 biner
=
-20 + 0.21 + 1.22 +
11010111 biner = D7 helsa. Dapat diperiksa ulang dengan konversi balik pada bagian 1.9.
= 57 okta. Dapat diperiksa ulang dengan konversi balik
57 = = = = =
=
l
sisal sisal sisal
= 111 biner
Contoh: D7 olca
D7 = = = = =
dan7
=6 =3
=l
=0
= = = = =
sisal sisaO
sisal sisal
1101 biner
7:2 3:2 l:2 0:2
-3 -l -0 -0
sisal sisal sisal sisaO
0111 biner
57 helsa = ll0l011l biner. Hasil ini sesuai dengan hasil konversi kebalikan dari contoh 1.8.
57 okta = 101111 biner. Hasil ini sesuai dengan hasil konversi kebalikan
-oo0oo-
dari contoh 1.6.
Ttknik Didtol: h,nd*atan Praktis
D l3:2 6:2 3:2 l:2
Sistmt Bilangan
Ba ian 2 Pemuhumon0donlBiner
"Kebenaran mutlak yang ditampilkan secara membabi-buta, tidak lebih baik dari pada ketiadaan kebenaran yang dimaksud. Apa mungkin alam pikiran manusia yang bagaikan produk tidak sempurna dapat mendeskripsikan kemutlakan yang menuntut kesempumaan jauh di atas batas kemampuannya?"
alam teknik digital, pada dasarnya proses, baik yang menyangkut operasi aritmatik maupun pergeseran data ataupun konversi arfiara satuan, dilakukan terhadap deretan bilangan biner, sehingga masukan maupun keluarannya secara prinsip juga berupa angkat biner.
2.1 Bilangan 0 Biner Sistem digital hanya mengenal bilangan biner yang dipahami sebagai angka 0 (off) dan I (on) oleh rangkaian logika atau unit pemroses
mikroprosesor. Bilangan 0 diartikan sebagai masukan atau keluaran yangberarus tegangan tertentu. Idealnya logika 0 akan dikenali sebagai 0V (nol Volt), namun dalam pemakaian praktis terdapatbatas toleransi scbagai berikut (masih mengacu kepada standar lama aras tegangan kcrja prosesor yang menggunakan 5V) :
Bilangan 0 Arus masukan untuk 0 Arus keluaran untuk 0
0v - 0,4v -l,6pA
2.2 Bilangan 1 Biner Sebagaimana dibahas padabagian 2.1 bahwa sistem digital hanya mengenal bilang biner yang dipahami rangkaian logika dan mikroprosesor. Bilangan 1 diartikan sebagai masukan atau keluaran yang beraras tegangan tertentu, idealnya 5V (5 Volt).
16pA
Dianalogikan dengan rangkaian saklar sebagai berikut
:
Bilangan 1 Arus masukan untuk I Arus keluaran untuk 1
= 2,4Y - 5V = 40pA = 400 pA
Blla gambar 2.1Tegangan Vi = 0V - 0,4Y yang mewakili angka 0 biner maka transistor pada gambar 2.lberada pada kondisi tidak aktif karena prategangan Vi tidak cukup untuk mendorong arus basis melewati emitor sehingga keluaran antara kolektor dan basis merupakan tegangan kolektor tidak aktif yang idealnya 5V.
Gambar 2.1 Rangkaian Saklar
+5V
Bila rangkatan logika sederhana di atas diberi aras tegangan masukan sebesar Yi = 2,4Y - 5V, yang mewakili angka 1 biner maka transistor pada gambar 2.1 akanberada pada kondisi jenuh sehingga keluaran antara kolektor dan basis merupakan tegangan jenuh kolektor yang idealnya 0V (0V - 0,4V).
Untuk:
V1
ss [V Vc
rs
5V
+5\r
Vtru
T
5V
1ro
nr
Gambar 2.3 Saklar Logik
1
l)cngan demikian rangkaian saklar pada gambar 2.1 sebenarnya bcrlungsi sebagai gerbang NOT. Pembahasan gerbang logika dasar akan
tlibahas padabagian 3. Ilt's;rran arus masukan dan keluaran gerbang baik pada kondisi "1" rl;rn "0" tli :rtus mcncnlukan banyaknya gcrbang yang mampu didorong
Garnbar 2.2 Saklar Logik 0 t2
'I
i'fu i l'
I ) i.ri t t
l
: I \t
n
It k
tttt
tt l'r, t l'! i t
I't',r,ttlt,t,tttl,t
()
rltttt I llittt't
l.l
oleh satu gerbang didepan terhadap gerbang-gerbang dibelakangnya. Misalnya data di atas menunjukan :
Arus masukan untuk 1 Arus keluaran untuk 1 sama
dengan4}}1tA/40 pA =
Ba ian 3
40 pA -400 pA
Gerbong Logiku Dasar
10, artinya gerbangdidepannya mampu
mendorong 10 gerbang dibelakangnya.
40 pA
"kita sering lupa hidup dalam kenisbihan nilai, sehingga sering flrencerca orang lain sebagai pihak yang kurang benar dalam kehidupan bermasyarakat. Apa yang kita yakini benar saat ini bisa menjadi salah dikemudian hari dan sebaliknya" angkaian digital yang lebih rumit, misalnya flip-fl op atau piranti
40 FA
lainnya, pada dasarnya dibangun dari rangkaian logika sederhana seperti gerbang NOT, AND, OR, XOR dan inverternya.
Gambar 2.4 Arus Antar Gerbang Logika Pada gerbang tertentu kolektor sengaja di buat terbuka dari pabriknya sehingga pemakai dapat memasang resistor sendiri sesuai jumlah arus yang dibutuhkan. Masalah kesesuaian atau kecukupan arus afitara gerbang (antaru yang mendorong dan yang didorong) sangat penting agar gerbang dapat bekerja sebagaimana mestinya.
Memahami cara kerja dan sifat-sifat logika digital dasar merupakan awalyangbaik untuk memahami sistem digital secara komprehensif.
3.1 Gerbang AND Gerbang
AND dikenal sebagai gerbangfungsi perkalian logika, simbol
dan tabel kebenaran sebagai berikut
-oo0oon*r --l
tr I u ----1-t
\
J-Y
:
t{
B
Y
0
0
0
tl
I
tl
1
0
0
I
I
Gambar 3.1 Gcrhun.g AND t4
'li'kn i k I ) iti to l : I\uirktt ot I'nt
l'! i s
Persamaan matematis untuk keluaran gerbang
AND adalah
Persamaan matematis untuk keluaran gerbang OR adalah
:
Y=A.B
:
Y=A+B
Bila jumlah masukan lebih dari dua, maka persamaan keluaran ditulis:
Bila jumlah masukan lebih dari dua, maka persamaan keluaran ditulis:
Y=A+B+C+........N
Y = A.B.C........N Sesuai dengan fungsi perkalian pada tabel kebenaran gambar 3.1. Y hanya bernilai t hanya bila semua masukan A,B,C......N bernilai 1. Dengan kata lain bila salah satu masukan A,B,C....N bernilai 0 maka
keluaran gerbangAND akanbernilai 0. Gerbang AND dapatdibentuk dari rangkaian Diode-Resistor secara mudah dan sederhana sebagai berikut f" I 'r\
Sesuai dengan fungsi penjumlahanpada tabel kebenaran gambar 3.3.
Y akan bernilai
1 bila salah satu masukan A,B,C......N bernilai 1. Dengan kata lain keluarun gerbangOR hanya akan bernilai 0 bila semua masukan A,B,C....N bernilai 0.
Y=A+
B
+Vs
Gambar 3.2 Rangkaian Gerbang AND
3.2 Gerbang OR Gerbang OR dikenal sebagaigerbatgfungsi penjumlahan logika, simbol
dan tabel kebenaran sebagai berikut
A --q-r [ \-Ett./r ----I-J "
:
_t,l.
B
Y
0
0
I
0
1
I
I
0
I
I
I
rJ
Gambar 3.4 Rangkaiun Gcrbang OR
Gambar 3.3 Gerbang OR t6
'l
i'k n i k I ) iili t tt l : I \t
rt
It
L't t I t t t
r I' n t l'! i t
(
;rt l\t
t
t.t: I
t\:i l" t I ), t v t t
t;
3.3 Gerbang XOR
Sifat gerbang XOR dapat diringkas sebagai berikut
Gerbang XOR dikenalsebagaigerbang fungsi eklusif OR logika, simbol dan tabel kebenaran sebagai berikut :
E
ar I
0
0
0
I
I
1
I
0
I
I
I
0
!!
H
\I
D
l)
I}
\
tt-_--r
J
)-Y
-I
:
A@0=A AOI =[ A@A=0 A@A=l
3.4 Gerbang
NOT
Gerbang NOT dikenal sebagai gerbang fungsi logika kebalikan/ inverse, simbol dan tabel kebenaran sebaeai berikut :
Gambar 3.5 Gerbang XOR Fersamaan matematis untuk keluaran gerbang XOR adalah
a
:
Y=A@B =,q.g + a-.9
-p.--v Gambar 3.7 Gerbang NOT
Sesuai dengan fungsi eklusif gerbang OR padatabelkebenaran garrbar
1r vC
3.5. Keluaran gerbang XOR hanya bernilai bila salah satu masukan bernilai I dan lainnya bernilai 0. Dengan kata lain keluaran gerbang XOR akan bernilai 0 bila kedua masukan sama sama bernilai 0 atau 1.
Gambar 3.8 Rangkaion Gcrhang NOT
Gambar 3.6 Rangkaian Gerbang XOR t8
'
I
i'lt t i I' I
)
i t i t,t l ;
l \t tr l,'ht
t,t
t
t
l'r,t
I't i
t
(
;.'rl
\ t, t.t: l,o.r,,i
h t I \ t*
t
r
lo
Persamaan matematis untuk keluaran gerbangNOT adalah
Persamaan keluaran gerbang
:
Y=A
NAND ditulis
:
Y=A'B Bila masukan lebih dari dua, maka persamaan keluaran menjadi
3.5 Gerbang NAND
Y=A.8.C...N
NAND dikenal sebagai gerbang fungsi logika keballkan/inverse dari gerbangAND. Keluaran gerbangNAND merupakan NOT dali gerbang AND sehingga berdasarkan gantbar 3.1 di atas, keluaran gerbang NAND hanya akan bernilai 0 bila semua masukan bernilai "1". Simbol dan tabel kebenaran gerbang NAND sebagai berikut : Gerbang
A
_ -t-., I b_Y
B
1-J
A
B
TT
0
I
I
0
I
I
I
0
I
I
I
0
I
J!
B
Gambar 3.9a Gerbang NAND Gerbang NAND dapat digambarkan terdiri dari gerbang AND dan gerbang NOT.
B Y1 Y 0
0
0
I
0
I
0
I
I
0
I
I
3.6 Gerbang
I
I
1
0
( icrbang
Gambar 3.\0 Rangkaian Gerbang NAND
NOR dikenal sebagai gerbang fungsi logika kebalikan/inverse rlari gerbang OR. Keluaran gerbang NOR merupakan NOT dari 1it'rbang OR sehingga berdasarkan gambar 3.3 di atas, keluaran gerbang N()l{ hanya akan bernilai I bila semua masukan bernilai "0". Simbol rl:rn tatrcl kcbcnaran gcrbang NOR sebagai berikut :
Gambar 3.9b Gerbang AND + NOT
20
'
I
i'h t i l'
I ) i.gi
t rt
l
;l
1' t t t
I t l't t ! r t t t
NOR
l' r t
I' t i ;
(
)nltttt.ty l.ot:iltt
l\tvtt
2t
A B Y
A-sr B
j-FY
0
0
1
0
I
0
i
0
0
I
1
0
Y=A+
B
Gambar 3.11a Gerbang NOR Gerbang NOR dapat digambarkan terdiri dari gerbang OR dan gerbang
+Ve
NOT.
A
trF' Gambar
3.llb
Gerbang OR
Persamaan keluaran gerbang NOR ditulis
Y
B YT
0
CI
0
I
0
I
I
0
I I
0
I
0
I
I
0
Gambar S"llRangkaian Gerbang NOR
+ NOT
:
-oo0oo-
Y=A.B BiIa masukan lebih dari dua, persamaan keluaran menjadi
:
Y=A.8.C...N
22
Tekn i k
Digi
ta
l : Pc,ndtku tun I' nt
lt
is
I
)1'2 11111.1'
I
t\:iltt I ),tvtt
.l.l
Ba ian 4 Aljabur Booleon
"Apa yang tampak, sering bukan hal yang sebenarnya, namufl apa yarxg tumpak, sering dijadikan dasar penalaran untuk menyimptikan sesuatu bcrdasarkan persepsi kita masing-masing dan atas dasar itulah kita mengekspresikan sikap kita yang rnungkin justru salah bahkan melukai
Irrasoan orang lain"
Q) /angdimaksud
U
aljabar Boolean adalah persamaan (aljabar)
logi
ka dasar untuk menyederhanakan rangkaiarr logika digital agar
rliperoleh bentuk persamaan yang lebih sederhana. Memahami aljabar
Iloolean merupakan syarat mutlak agar mampu mernbangun sistern tligital yang lebih komplels dari gerbanggerbang sederhana.
4.1 Hukum Aljabar Boolean I ga r
t
hukum aljabar Boolean untuk fungsi penjumlahan I ogika (gerbang
rll) dan fungsi perkalian logika (gerbang AND) adalah:
I
l{ukurn komutatif : yaitu baik fungsi penjumlahan logika maupu fungsi perkaiian logika berlaku hukum komutatif.
A+B = B+A
A.B = B.A
2.
Hukum asosiatif : yaitu baik fungsi penjumlahan logika (gerbang OR) maupun fungsi perkalian iogika (gerbang AND) berlaku hukum asosiatif.
,,
A+(B+C) =(A+B)+C
A.(B.C) 3.
=(A.B). C
Hukum distributif : yaitu baik fu ngsi penjumlahan logika (gerbang OR) maupun fungsi perkalian logika (gerbang AND) berlaku hukum distributive.
Hukum asosiatif : Sama halnya pembuktian sifat kumutatif di atas, sifat asosiatif juga berlaku untuk fungsi gerbarg logika. Sebagai contoh dapat mengacu pada gerbang OR dan gerbang AND. Tabel kebenaran pada gambar 3.1. dan gambar 3.3.
--c --fr A
A(B+C)
=A.B +A.C (A+B).(C+D) = A.C + A.D + B.C + B.D
/-
; -{-\(E+A)+C ----? /L-t
L
1
Gambar 4.3 Sifot Asosiatif Gerbang OR
Hukum kumutatif : Mengacu kepada tabel kebenaran pada gambar 3.1 dan 3.3. tampak jelas bahwa posisi masukan A atau B dibalik tidak akan
A B C
rnempengaruhi keluaran gerbang.
A
L-t
r
A
A+G+q - (A+$+C
Penjelasan :
1.
A+(B+C)
E
+
B--U
A(BC) = (AB).C
A+B B--f-r
B+A
o4j
Gambar 4.4 Sifot Asosiatif Gerbang AND 3.
A+B=B+A Gambar 4.1 Sifat Kumutatif Gerbang OR
B
Hukum distributif : Sifat distributif operasional gerbang logika dapat dibukti dengan mengacu pada gambar 4.5 dengan menggunakan tabel kebenaran pada gambar 3.1 dan 3.3 di atas. Sebenamyabaik sifat kumutatif, asosiatif dan distributif secara otomatis akan terpenuh bila hanya menyangkut operasi skala, fungsi gerbanglogika bukanlah bersifat vector sehingga selalu memenuhi ketiga sifat tersebut.
A A
A.B = B.A
E
A
Gambar 4.2 Siftt Kumutatif Gerbang AND
C
A(B+C) = AB+AC 26
'
I
i'h i l' I
)
i
{i t i l. I \r r l,'It t t t
r
t
t
t I' r, t l.! i.s
,'llittlutt lhrtlnttt
:17
A
B
C
A(B+C)
0
0
0
0
0
0
I
0
I
0
fI B
C
AB+AC
D
0
0
0
0
0
0
0
0
0
I
I
0
0
D
0
0
I
0
I
I
I
I I
0
7.
A.A
0
8.
4*A
I A A+B
9.
A
10.
a+E.B E+A.B
0
U
I
I
0
1
0
0
0
I
I
I
I
12.
0
I
I
0
I
13.
I
I
1
I
Gambar 4.5 Sifat Distributif Gerbang Logika
4.2 Aturan Reduksi Boolean Penyederhanaan fungsi logika untuk keluaran rangkaian yang terdiri dari kombinasi berbagai macam gerbang, dapat dilakukan dengan
11.
A+B A.B
A+B A.B
A+g
Contoh: Aturan 1 : Mengacu pada tabel kebenaran gambar 3. 1 untuk gerbangAND. Salah satu masukan gerbang logika bernilai 0 maka keluaran akan 0.
A ff=rrgn
hukum reduksi Boolean.
-[-\ )L-
T
Berdasarkan 4.1.
1. A+B
= B+A A.B = B.A 2. A+(B+C) = (A+B) + C A.(B.c) = (A.B).C 3. A.(B+C) = A.B + A.C (A+B).(C+D) = A.C +A.D + B.C + B.D Aturan reduksi Boolean
l.
A.0 A.1
2. 3. A+0 4. A+l 5. A.A 6. A+A 28
:
=Q
Gambar 4.6 Aturan
I
Atvran2: Mengacu padatabelkebenaran gambar 3.1. untuk getbangAND. Sifat gerbang logika AND adalah perkalian sehingga masukan gerbang logika yangbernilai 1 tidak akanberpengaruh terhadap keluaran (dengan kata lain keluaran logika ditentukan oleh masukan yang bukan bernilai 1) kecuali semua masukan bernilai 1 maka keluaran akan bernilai 1 pula.
A-.-ft
=[
-A =l -A -A
E=,,1,,
-+)
1r I
Gambar 4,7 Aturan 2
T'kni k Di gi tu I : Pcndtkuttn I'ru ['t i s
Aljtlnt
ll,,,,lnttt
)()
Aturan 3
:
"-rF-,
Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat gerbanglogika OR adalah penjumlahan sehingga masukan yang bernilai
0 tidak akan berpengaruh terhadap keluaran logika kecuali semua masukan bernilai 0 maka keluaran logika adalah 0.
Gambar 4.L0 Aturan 5
a ltt)_-
--5--r
lI
Aturan 6 : Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat gerbanglogika OR adalah penjumlahan sehingga bila kedua masukan selalu bernilai sama (0 atau 1), keluaran logika akan selalu bernilai sama dengan masukan. Kondisi khusus ini menyebabkan operasi gerbang OR sama dengan gerbang AND, sehingga atvrarl 6 sama dengan aturan 5 (untuk kondisi khusus dimana kedua gerbang selalu
J
Ff=tt1-1tt
-,
Gambar 4.8 Aturan 3
Aturan 4
:
Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat gerbang logika OR adalah penjumlahan sehingga bila salah satu masukan bernilai 1 keluaran logika akan selalu bernilai 1, dengan kata lain keluaran logika tidak tergantung pada kondisi masukan lainnya.
bernilai sama).
A
y a$r E=,,1,,4_f-
Gambar
Aturan 7 Gambar 4.9 Aturan 4
Aturan 5
:
Mengacu padatabel kebenaran ganbar 3.1 untuk gerbang AND. Bila jumlah masukan logika gerbang terdiri dari2 masukan dan selalu bernilai sama (0 atau 1) maka hasil perkalian selalu sama dengan kondisi itu sendiri.
10
-5f1-Y -LJ
I
i'l' t t i l'
l
ri
t i t, t
I
l \'t t,l,'
I'r t I r t t
t
l't r t I.!
i
s
4.ll
Aturan 6
:
Mengacu padatabelkebenaran gambar 3.1 untuk gerbangAND. Bila salah satu masukan gerbang logika bernilai 0 maka keluaran akan 0 karena sifat keluaran gerbang AND merupakan hasil perkalian dari rnasukan. Dengan demikian bila kondisi kedua masukan gerbang selalu lrcrlawanan sehingga selalu terdapatkondisi 0 pada salah satu masukan, rnaka keluaran akan selalu bernilai 0.
Ali,tlrtt lhnl*ttt
U
Ai-L-,
Aturan l0 : Aturan 10 dapat dibuktikan dengan memeriksa hasil dari persamaan ruas sebelah kiri dan ruas sebelah kanan.
J
-_t AIJ
y = A_i-\_y B--u
Gambar 4.12 Aturan 7
Aturan 8
:
Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat gerbang logika OR adalah penjumlahan sehingga bila kondisi kedua masukan selalu berlawanan (satu masukan bernilai 0 dan masukan lain bernilai l), keluaran logika akan selalu bernilai 1 karena selalu terdapat kondisi l pada salah satu masukan logika.
;-LI)-'
A
B
R+Ag
A+B
0 0 I
0
0
0
I I
1
I 0
I
1
Gambar 4.LS Aturan 10
Gambar 4.\3 Aturan
Aturan 1l
I
Aturan
:
ll
dapat dibuktikan dengan memeriksa hasil dari persamaan ruas sebelah kiri dan ruas sebelah kanan.
Aturan 9 :
=
Ew Gambar 4.14 Aturan 9
JZ
'I
i'fu i I' I ) i!
--l\------, l/' Lf-r I
A
Mengacu pada tabel kebenaran gambar 3.7 untuk gerbangNOT. Sifat gerbang NOT adalah keluaran gerbang merupakan kebalikan dari masukan gerbang, sehingga masukan yang di NOT dua kali akan kembali ke kondisi awal.
- -------------I__-..
A
B
A+AB
A+B
0
0
I
0
I
I I
I
0
0
0
I
1
I
I
Gambar 4.16 Aturan itttl;
l \r
t t
I
rl'u !
t
tt
t I'r,
t l,'
ti
:
,l I j,t
lr, t
t
I lortlt'r t rt
L
1r I
I
ll 1.1
Ba ian 5
Aturan 12 : Aturan 12 dapat dibuktikan dengan memeriksa hasil dari persamaan ruas sebeiah kiri dan ruas sebelah kanan.
Contoh Kombinnsi Gerbang A
B
A+B
A.B
0 0
0
I
1
I
0
0
I
0
I
I
0 0
0 0
Gambar 4.17 Aturan
Aturan 13
"Ketika cerita tentang keindahan surga mulai sirna dan kebaikan adalah pemeltang terakhir mulai tidak bergema, maka sikap pragmatis manusia
12
menjadi hakim bagi segala sepak terjang dan impian keberuaran seiati hanyalah
:
Afuran 13 dapat dibuktikan dengan memeriksa hasil dari persamaan ruas sebelah kiri dan ruas sebelah kanan.
sebagai pengantar renungan
tidur ffialem".
ontoh pada bagian 5 ini menggunakan cara penyederhanaan aturan Boolean yang dibahas pada bagian sebelumnya. Cara pcnyederhanaan dengan menggunakan aturan Boolean merupakan cara yang paling umum dan yang paling sederhana dan sangat praktis untuk rrntai atau rangkaian gerbang digital yang masih sederhana.
A
B
AB
A+B
0
0
1
I
0
I
I
I
0
I I
1
1
0
0
5.1
Penyederhanaan dengan menggunakan afuran 4 Y
I
=A.B.C+E = A (g'c + 1) aturan
:E Gambar A.LB Aturan
13
-oo0oo-
34
7
i'b t i l'
I
)
ili t,t l : I \'t t, l,'l',
t
Lt
t
t l' t,t l;t i :
4
5.3
.fI
E
drr
Y
C
tt V
}lo_Y =(A+C)+(B+D) = (A.C + B.D) aluranl2 aturan9 = A.C + B.P
5.2 Penyederhanaan dengan menggunakan aturan 11 = (A.B + C) (B.D + = S.T +
S
aturan
aturan 13
Y=(A+C).(B+D)
Gambar 5.1 Contoh Aturan 4
v
Penyederhanaan dengan menggunakan aturan 9,'12 dan 1 3
e.e; + 1aS + C;
s-|\;,s---{\
11
V
=S+T
br
I
e+c
-I----l
I
Y-
= (A.B + C) + (B.D + C.E)
B+, fI
B f.
AC
D
Gambar 5.3 Contoh Aturan 9,12 dan
5.4
A B
Gambar 5.2 Contoh Aturan 16
Penyederhanaan dengan menggunakan aturan 7,12dan 1 3
Y=A+B'A
-
I
i'h i I' I r
)
i.t:i
=
A.(B.C)
=
A'(B
: : + A) =4.(g+a) = A'll
11.
ttt
l: I
\trr h' k t l,t r t l' t,t
l't i
t
(\tttItit
13
L' rtrttItirtrtsr' ( )t,t
IttttX
attvanl| aturanl3 atnranT
t7
5.6 Penyederhanaan dengan menggunakan aturan 2, 4, 7 dan 11 Y=(A+B)B+B+B.C Gambar 5.4 Contah Aturan 7,12 dan
13
5.5 Penyederhanaan dengan menggunakan aturan 5, 8, 9 dan 13 Y=A.B.C+e B1e.C) =A.B.C+A BrA*el
=A.B.C+A.B(a+C) =A.B.C+A.B.e+e.B.C
=A.C(B+B)+A'B =A.C+A'B
A.B + B.B + B+ B.C = A'B+B+ B.C = (A + 1)B+ B.C
Aturan
=1.8+B.C
Atvran 2
=
=
att'nan9
=B+C
Atrran 4 Aturan
B+ B.C
aturan13
7
11
(A+B) B
aturanS
aturang
=A(C+B) _ft
B
Gambar 5.6 Contoh Aturan 2,4,7 dan
C
11
5.7 Penyederhanaan dengan menggunakan aturan 1, 2, 4, 5 dan 7
a Bta sl
Y=((A+B;1S+C))B
=(A.B+A.C+g.g+B.C;n
=(A.B+A.C+n.C;e
Aturan I danT
B
A.B.B+A.C.B+ g.C.g : A.B + A.B.C
Aturan 5 danT
fl
=
A.B
=
A'B
A
=
Gambar 5.5 Contoh Aturan 5,8,9 dan
38
Tt'I'n
i
(1+ C)
13
l' I )i!:i t d l : I\n|*ttt tt l'nt
lll
i.'
('otttttlt h'tt,,ll,tutt\t ( it't luttt.t:
Aturan 4 dan 2
5.9 Penyederhanaan dengan menggunakan ii
aturan 6, 9, 12 dan 13
f-.\
A
---L_J-,
Y= =
A.B.(C+D)+A.B
aturan 12
=
A.B+C+D+A.B
aturan 13 aturan 9
=
A+B+C+D+[+B A+A+g+B+C+D
=
E+B+C+D
aturan6
=
Garnbar 5.7 Contoh Aturan 1,2,4,5,7
5.8 Penyederhanaan dengan menggunakan
A.B.(C + D).A.B
danl3
danl3
aturan 4, 5, 12 dan 13
Y=
A.BB+C = fA +Bl.s.e
atrranl2 dan 13
A.B.e +B.E.e = A.B.C + B.C =
(A+l)B.e
=
B.e
aturan 5
Gambar 5.9 Contoh Aturan 6, 9, 12 dan
13
5.10 Penyederhanaan dengan menggunakan aturan 6, 9, 11,12 dan 13
aturan4
Y=
A.B+A.(A+C)
=
(A+B)+A+A+C A+B+A+A.C A+B+A+A.e A+a*+A.e+B A+A.e+B
aturan6
=
[+e+e
aturan
= =
Gambar 5.8 Aturon 4, 5, 12 dan
...--
atvranl2 danL3
attranl2 afiiran9
11
A----F--
13
I
-
.--+o--__-J --t Oarnbar 5.10 ('ontoh Atuntu 6, q, 40
7i'b i l'
I )i.gi
t
tt
l: I
\'nttkt!
r
r
rt
l'nt
I't i s
(
\tttlttlt L'tt,,tlti,ttl\t ( it,tl,rut.t:
ll,
12 dan
I.l .ll
5.11 Penyederhanaan dengan menggunakan aturan 4, 5, 9, 12 dan 13
Y=
A.B.(A +C) + A.B.(A + B + C) A.B + (A + C) + A.B.(A.B.C)
aturan 12 danl3
atvran9,I2danl3
= (A+B)+A.C+A.A.B.B.C =
E+s+E.e+A.e.c
=
n1t+e)+B+A.g.C A + s +A.s.c
=
aturan
5 dan 9
5.12 Penyederhanaan dengan menggunakan aturan 8, 9, '11 dan 12 Y=
A.B.e + E.B.c + [.s.e + a.B.e = (A + A) B.e + A.B.c + A.s.e B.e + A.B.c + aturan
A.g.e
=
atutan4 =
= A + s (1+A.C)
: [+B
=
atutan4
=
8
e(B+A.n;+A.B.c C(B+A)+A.B.C
aturan
11
e.B+e.e+A.B.c e.B+e1c+c.B) B.e+A(e+B)
aturan
11
= B.e +A.e +E.B
Y=
B.C+A.C+A.B A.B.A.C.B.C ---
atran12
= (A+B)(A+C)(B+C)
afillan12
= (A+B)(A+C)(B+C)
afrnan9
(Lsxa+B+e)
Gambar 5.11 Contoh Aturon 4, 5, 9, 12 dan 42
'
I
i'b t i l'
I ) ili
t, t l
13
; l \'t tt I rl'tt l, t,, l't,t ['! i t
('ttulttlt Krrr.tlritt,tti ( in lnttt.ty
.1.
I
C B
A D Gambar 5.13 Contoh Aturan
13
5.14 Penyederhanaan dengan menggunakan aturan 5, 6 dan 8
Y= =
Gambar 5.12 Contoh Aturan 8,9,11,12
1l
[A+B.C+(D+E.F)j[A+B.C+(D+E.F)]
(p+ yXp+ v) p.p+p.y+p.y+p.y p.p+p.y+p.y
= : = p+p.y+p.y = p+p(y+y) = p+p =p
5.13 Penyederhanaan dengan menggunakan
aturan 13 Y=
A.s.c + B.c.D + R.B.P + a.c.P = B.C (A +B; + a.O (n +e) aturan B.C (A-D)+ A.D fBCl : B.C @ A.D
f
13
=
-l
aturan 5 aturan 5
aturan8 aturan 6
a+n.C
I
44
7
i'bt i I'
I )i
i
t
tt
l: I
\u, l,'k
t
t, t
t
t I'n
t
l,'t i s
i
( \tntolt Komhi,ratsi
(
itrlnng
45
t, ,
I
5.16 Penyederhanaan dengan menggunakan
A A+BC+D+EF
B
aturan 4,
fl
I
dan 12
Y = A+C.AB = A+C+A.B = A+B+A.B = A+B(1+A) = A+B
D E F
atluran12
aturan9
attran4
fI
A B C
B
Gambar 5.14 Contoh Aturan 5, 6 dan 8
5.15 Penyederhanaan dengan menggunakan aturan 9 dan 12
Y = (A+B)A.B = A+B+A.B = -A3+A.B
^
B-u
"
,
Gambar 15.16 Contoh Aturan 4, 9 dan 12
aturan12 aturan 12 dan9
5.17 Penyederhanaan dengan menggunakan aturan 5,7 dan 12
Y = 1a.n + A.B) (A + B) = 1a.n + e.Bl E.E = A.g.A.g + a.B.a.g
\f-\
=
;4L-F-, Gambar 5.15 Contoh Aturan 9 dan
46
_\-\_
TrA'ni
k
E.g
aturanT2 aturan
5
danT
12
Digitrrl :
l\utliltt
!
tt
tr l'nt kt i s
('ott l olt k otnh i tt,t ti ( )o l\
t tt.ri
.17
Ba ian 6 Tubel Kurnaugh
t4" Gambar 15.17 Contoh Aturan 5,
7 dan 12
"kebahagiaan itu seperti sebuah mimpi, semakin diharapkan semakin tidak akan pernah bermimpi, mimpi itu sebenarnya ada dalam pikiran diri kita, mencari sama halnya tidak akan menemukan, karena bagaimana mungkin mencari sesuatu yang kita miliki, namun jauh di luar disana ?"
5.18 Penyederhanaan dengan menggunakan aturan 7, '12 dan 13 t-
e"n(s+C)@A.BfP+cl = 14 +B;.6+ c; o n.o.B.e =
a.g+A.c+B.g+g.c
=
[.s+A.c+B.c
aturatl?dan
13
abel Karnaugh dipergunakan untuk menyederhanakan persamaan keluaran yang merupakan fungsi dari gerbang gerbang penyusunnya. Penyederhanaan dapat dilakukan dengan cara penjumlahan dari hasil perkalian (sum of product) atau perkalian dari hasil penjumlahan Qtroduct of sum).
,^q \:,
atvranT
l{
B
6.1 Sum of Ptoduct Aturan penyederhanaan dengan menggunakan cara sutlt of product rnengikuti langkah-langkah sebagai berikut :
Gambar 15.18 Contoh Aturan
7, 12 dan 13
-oo0oo-
48
'
I
i'b t i k I ) ryi ht I. I \r t, l,' l', t t
t
t
t
tI\o
I't i
:
.
2.
Keluaran yang bernilai I dari tabel kebenaran ditulis dalam bentuk suku fungsi gerbang AND (disebut Minterm). Suku fungsi gerbangAND terdiri dari variabel-variabel masukan, bila variabel masukan (misalnya A) berupa 0 maka ditulis sebagai inverse ([) pada suku fungsi gerbang AND, sebaliknya bila
l.
variabel masukan berupa I maka ditulis tanpa inverse (A). Fungsi keluaran merupakan penjumlahan dari suku suku fungsi gcrbang AND.
I
Secara matematis
ditulis
:
F(A, B,C) = Irrl * flrz * "' F(A, B, C) = Em (1, 2, ' ' ')
o,, ffi, . . . . . . menrpakan posisi suku perkalian yang dimaksud' misalnya perkalian -. f.iarti suku perkalian pada posisi 011, mu berafir suku pada posisi 101 dan seterusnYa.
Contoh 1 :
B
fl
Y
0
0
0
0
0
0
I
0
0
I
0
0
0
1
I
I
1
0
0
0
I
0
I
I
I
I
0
I
I
I
I
I
Gambar 6.1 Contoh Sum of Product
SDP
Contoh 2
:
A.B.C A.B.C A.B.C A.B.C
Y = E.e.c+e.B.C+A.B.c+A.B.c = E.g.c + A.B.C + R.g.c + A.B.c + A'B'e + A'B'c = B.C (E+A)+ A.C (B +B) +A.B(C +C) = B.C+A.C+A.B
I
aturan 6
aturan8
A
B
C
Y
0
0
0
0
0
0
I
0
0
I
0
u
0
I
I
I
A.B.C
I
0
0
I
A.B.C
I
0
I
1
A B.C
1
I
0
I
A.B.C
I
I
I
I
A B.C
SOP
Y=
A.s.c + a.B.e + e.B.c + A.B.e + A.B.C A.s.c + a.B (e + C) + A.B (e + C) aturan8 = E.g.c + A.B+ A.B
A.s.c+A(B+B) A.s.c + a A+BC
50
'I
i'lu i l' I
)
i t' i t
rt
l;
l\t
u
I r l'r t t r t t t
l' n t l' I i s
'litbcl Kurnuuglr
aturan8 aturan10
.il
A
A
B
drgrt Zl=Y,
0
I
tl
0
I
0
I
0
0
I
I
I
E
fl
SOP
A.B
Ye
Y1
,tr B
Gambar 6.3 Contoh Sum of Product 3
C
6.2 Ptoductof 9um Aturan penyederhanaan dengan menggunakan cara product of sum mengikuti langkah-langkah sebagai berikut :
Gambar 6.2 Contoh Sum of Product 2 Contoh 3 :
Untuk penjumlahan biner dua digit, tabel kebenaran adalah sebagai berikut :
52
A
B
A+B=Yr
0
0
u
u
1
1
Ee
I
0
1
A.B
I
I
B
3.
SOP
7
i'fu i I' I ) ili
L 2.
I
t, t l
; l \',, I t
'/i't t t t t,
t
l' n t l'! i s
I
it
Dari tabel kebenaran, lakukan inverse terhadap fungsi keluaran y Kemudian keluaran yang bernilai 1 (setelah inverse) dari tabel kebenaran ditulis dalam bentuk suku fungsi gerbang AND (disebut Maxterm). Suku fungsi gerbang AND terdiri dalvarrabel variabel masukan, bila variabel masukan (misalnya A) berupa 0 maka ditulis sebagai inverse ([) pada suku fungsi gerbang AND, sebaliknya bila variabel masukan berupa 1 maka ditulis tarrpa inverse (A). F'ungsi keluaran (inversi) merupakan penjumlahan dari suku-suku f'ungsi gerbangAND. Kcluaran Y scbenarnya yang dicari merupakan hasil inverse dari kclu;rran pada langkah kc 4.
lu'l
l,., t t t trt r tyl t
ditulis
Secara matematis
:
F(A,B,C)=M1,M2,... F(A, B,C) = fIM(1,2,...)
M, M2 merupakan posisi suku penjumlahan yang dimaksud, misalnya M4berarti suku penjumlahan pada posisi 100, M7 berarti suku penjumlahan pada posisi 111 dan seterusnya.
Contoh 4
:
A
B
C
Y
Y
0
0
0
I
0
0
0
I
0
1
0
1
0
0
1
0
I
I
0
I
I
0
B
0
I
1
0
I
0
I
1
I
0
0
I
1
I
I
1
0
POS
A.B.C
Eec A.B.C A.B.C A.B,C A.B.C Gambar 6.4 Contoh product of Sum l.
A.B.c + a.s.e + A.B.c + A.B.e + A.B.c + A.B.e = E.B.c + e.s.c + e.B.e + A.B.e + A.B.e + A.B.c A.c 1n + B) + B.e (A + A) + A.B (e+ c) =
[.C+B.e
+A.B
Contoh 5 :
aturan8
llila tabel kebenaran di atas (gambar 6.4) ditulis dalam bentuk fungsi vm of product, rnaka persamaan fungsi keluaran y adalah
Y=A.B.e+A.B.C
Y=
A.C.B.C.A.B -.:-
(A+C)(B+C)(A+B) = 1a +e1n + cXA + B)
lirsil persamaan keluaran Y dengan cara sum ofprodua haruslah sama rl..fior hasil persamaan keluaran Y dengan cara product of sum. I
e.C+B.C+A.B aturan
13
=
54
aruran 9
Ttknik Dilital : Pcndckutun Prukt is
lith'l Kunruuglr
.t.5
v=
B
fl
Yl
Y2
0
0
0
I
I
0
CI
I
0
0
= =
A
0
1
0
0
0
0
I
I
0
0
I
0
0
0
0
I
0
I
0
0
1
I
0
0
0
I
I
I
I
I
A.B.C+A.B.C+A.B.E = E.B (e + c; + A.n.e
Y=
1f rl
A.B+A.C+B(1+C) A.B+A.C+B (A+1)B+A.C B+A.C Gambar 6.5 Contoh Product of Sum
aturan
1
I
_
= (A+B)(B+C) (A+B)(B+C) A.B+A.C+B.B+B.C A.B+A.C+B+B.C
__J
aturan 8
A.B + A.C
(4.BXB.C)
A.B.C + A.B.C V
A.B+A.s.e E(B+B.c) A@+cy A.B+A.e
afixan9 aturan 5
atvran4
A
2.
B
Contoh 6
:
A
B
C
Y
T
POS
0
0
0
0
I
A B.C
0
0
1
0
1
0
I
0
0
I
I
I
I
I
0
I
0
0
I
0
I
0
I
I
0
I
I
0
I
0
I
I
I
I
0
A.B.C A.B.C
Gambar 6.6 Contoh Protluct of Sum 56
'
Ii'kni L, I )i.gi tul.
l\udthilt n l'ru l't i
s
'llth'l Ktrttrtuilt
3.
57
Contoh 7
:
Bila contoh pada gambar 6.3 ditabelkan dalam bentuk POS (product of sum) maka hasiltya adalah:
E=
A
B
A+B=Yr
POS
0
0
I
A.B
0
I
0
I
0
0
I
I
1
A.B+A.B+A.B A.B+A.B+A.B = (4.8) (A-B) (A.B)
=
(A+B)14+r1([+B) (A+B)(A+B;(A+B)
=
(A.A + B.B + A.B + n.B; (A + B) (A + A.B + A.B) (A + B) A.A+ A.B + A.B.A+A.B.e + A.B.E A.B+A.B A.B
=
=
A.B
A
B
A+B =%
POS
0
0
I
AB
0
I
I
Ar
1
0
I
AB
I
I
0
=
aturanl2 aturan
-
aturan 7 dan9 + A.B.B
aturanT
aturan6
afiiran12
aturan 13 (A+B)(A+B) aturan 9 = (A+B)(E+B) = A.A+a.g+E.g+B.B aitranT = e.B +E.s
Gambar 6.7 Contoh Product of Sum
58
7i'knil' l
rilit,tl l'onh'ktltrt
l'ntI't
i.t
I)tlrl Ltt,,t(tullt
13
aturan9
A.B + A.B
A.B + A.A Yr= -(A.B) (A.B) =
Yz= Y2=
4.
6.3 Karnaugh
BC
Penyederhanaan persamaan keluaran untuk kombinasi gerban g-gerbang logika dengan menggunakan tabel kebenaran dan berdasarkan atttan/
00 CIt
l1
hukum yafigtercantum pada b agian? di atas, kadang belumpadatahap yang paling sederhana. Cara penyederhanaan dengan menggunakan rnetode Karnaugh (K-map) sangat membantu mencapai kondisi paling sederhana untuk persamaan keluaran. Disamping kemudahan mengisi kondisi keluaran (persamaan POS atau SOP) yang diharapkan kedalam tabel Karnaugh yang tiap kotak/sel sudah ditandai dengan
l0 C
D\ 800 0l 00
0
4
)
11
t0
IZ t2
6
il
0l
I
f
angka desimal.
l1
3
7
Langkah langkah pengisian K-map dan cara reduksi ke bentuk persamaan keluaran minimum adalah sebagai berikut :
l0
2,
6
l5 l4
l0
000
001
0ll
l0l
il0
lll
l0l
1. Isi tabel kebenaran dengan fungsi keluaran SOP. 2. Fungsi keluaran SOP diisi ke sel yang sesuarpada K-map 3. Lingkari sel sel yang berdekatan dalam $oup 2-4-8 sel, semakin 4.
ABC DE
besar group yang dapat dilingkaran semakin sederhana fungsi keluaran yang dihasilkan. Tulis suku persamaan SOP dari tiap lingkaran dimana variabel-
00
0
4
t2
8
24
28
2i
16
I
5
13
ll
9
25
29
3
7
15
ll
2t
27
3l
23
t0
2
6
t4
l0
26
30
22
t7 l9 l8
Gambar 6.8 K-map Dengan 2,3,4,5 Vaiabel.
(lontoh cara melingkar sel K-map kedalam 2-4-g sel per group dan lrcnulisan suku persamaan poS dari tiap lingkaran adalah sebagai bcrikut: Contoh
l.
Dua variabel.
=A Yr=A Yt
B oo l
11
0
I
60
0
I
lr
ro
J
6
4
.)
-7
)
'
I
(lambar 6.9a Caru Lingkar Duo Vuriabel t.
5
i'b t r l' l, r !:i t, t l ; l \' t n h' l'r t I
t
tt
t l' n t l' I i t
100
0l
varibel tidak berubah.
Dari langkah 4 di atas tampak bahwa prinsip penyederhanaan dengan K-map menggunakan aturan 6 dan aturan 8. K-map dapat dipakai untuk mencari fungsi keluaran (SOP) yang terdiri dati 2 variabel, 3 variabel, 4 vaiabel dan 5 variabel (dapat pula untuk fungsi keluaran POS, tidak dibahas).
9
litlryl Kttntdu!:h
Contoh 2. Tiga variabel.
Yr =A.B+A.g
=A(B+B) =E Yz
Yr=A
=A.B+A'B =A(B+B)
Y:=A
_A
Gambar 6.10a Cara Lingkar Tiga Variabel l.
Yt=B
Yr = A.n.e + A.s.e+ A.B.c + A. s.
=A.e(B+r;+e.C(B+B)
Ya=B
=
=A.B+A.B =14+A) B
Yz = A.B.e+
A.B.e+ A.B.C
+
e.B.C
=A.c(B+B;+A.c(B+B)
=Ei Yz
a.e + E.c
=A(C+C) =A
Gambar 6.9b Cara Lingkar Dua Vaiabel2 Yr
c
=
A.e + A.C
=A(e+C)
=E.B+A.B =1E+A)B
-A]
=l Yt=B Yr=B Gambar 6.10b Cara Lingkar Tiga Variabel 62
'
li'ht i k
I )i.t:it
tt
l;
l\udtkdun l'rukt
is
'lithi
Kttr,,iu.{lt
2.
6.1
Yr = A.B.C + A.B.C + A.B.C + A.B.C
Yz = A.B.c + A.B.c + A.B.c + a.B.c
=14+A)B.e+(A+A)B.C
=A.C(B+B)+a.e1n+n;
= B.e + B.C
=
A.c + A.C
=B(e+C)
=
(A+A)
_B Yz
C
-C
=A.B.e +R.B.c+A.g.e +E.E.c
Contoh 3. Empat variabel.
=A+B(e+C)=A.B(e+C) =A.B+A.B = 1e +A)B =B
Gambar 6.10c Cara Lingkar Tiga Variabel 3. Yz
[.s.e + A.B.e + A.B.e E =A.c(B+B)+A.e(B+B) =
A.B.e
= A.C +
=a
n
Ya
=A'tr
+
Gambar
6.lla
Cara Lingkar Empat Variabel
l.
A.C
yr = A.B.C.D+ A.B.e.o + A.B.c.n + a.s.c.D = a.B.e 1D + D) + A.B.c 1D + D;
=(A+A)C =C
=
[.8.c + a.E.c
=A.B(e+C) = h-.8 64
'
I
i'b t i l' l, t.t:t t,
r
I
I i'
t
t, I
rkt t I t n t
)
I n t l't i s
lithrl Kttrnouglt
f,.t
Yr = A.s.e.D + A.s.e.D + A.B.C.D + A.B.C.D = 1B + B) E.e.D + @ + B) A.e.D
Yz = E.s.e.D + A.s-e.p + A.n.c.o + A's'c'D
=A.s.e (D + D)+A.n.c (D +D) = A.g.e + A.g.c
= A.C.D +
=14+A)C.D =e.D
=A.B(e+C) =E.B
Yz = A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D
- e.P + A.B.G.D + A.B.c'D Yl =A.B.C-D+A-B.r = A.B.e (D + D) + A.B.C P +D)
=ACD(B+B)+ae1n+B; =ACD+AeO =1a+A)eD =CD
= A.B.e +A.B.C
=A.B(e+C) = A.B
Ya = A.B.e.D + A.B.e.D + R.B.C.D + (D + D) = A.B.e (D + D) + A.B.c =
A.B.e
+
A.C.D
Ys = A.B.c.D + A.g.c.D + A.B.G.D + a.B.c.p
e'B'c'D
= 1B + B) E.C.D + @ + B) A.C.D =
R.g.C
A.c.D
+
A.c.D
=1A+A)C.D
=A.B(e+C)
= C.D
= A.B
Ya = A.B.C.D
+A.s.c.D
+ A.B.C.D +
= 1B + B) E.C.D + (B + B)
Yr = C'D Ye = Y=
= C'D
Y+
= C'D
'li'kntl' I ltltlrrl'
e.c.D
A.C.D
= 1E+ A) C.D
e.D
Gambar 6.1lb Cara Lingkar Emput htriuhtl 66
= ,q..C.D +
a.s.c.D
=C.D
2'
l\nlrktlttt I\,tl'ti's
lltk'l
Krtrtttttt.glt
67
Yr
=
A.B.e.D + a.B.e.D + A.B.e.p + a.B.e.p
= 1n + B;
A.e.D + (B + B) e.e.o
=A.e.D+A.e.D =A.e (D+D) =A.e Ya =
e.E
Ya = A.B.C.D + A.B.C.D + e.B.C.p + a.B.C.D
=A.B.C@+D)+a.B.C@+D) = A.B.C + A.B.C
Yr = Gambar
E.C 6.llc
Y+ =
=A.C(B+-B) = A.C
A.C
Cara Lingkar Empat Variabel 3.
Yr = A.B.C.D + A.s.e.D + E.B.e.p + A.s.e.p = 1B + B)
E.e.D
= A.C.D
+
+ (B +
s) A.e.D
Yr = *{.D
A.C.D
=A.e (D+D)
Yi = A.D
=A.e A.B.c.o + A.g.c.o + a.B.c.D + E.s.c.D = 1B + s) E.c.p + 1n + n) A.C.D
Yz =
Yl =E.D = A.D %
=A.c.p+a.c.D =A.C@+D)
Y+ =
A.D
Gambar 6.11d Cara Lingkar Empat Vaiabel4
= A.C
(a
'
I i' h
tt
k l,
t
!:
r t rt
I
I \t
n
I t l'( t I t t
t,
I', il I'l i.\
litl,l Krtnuullt
69
yr = A.B.e.n + E.s.e.p + A.B.c.D + A.B.c.D = 1B + s)E.e.p + 1B + n;A.c.o = R.e.p+E.c.P =1e +C)E.D
Yi = B.C
=E.D Yz = A.B.e.D + E.s.e.D + E.B.c.D + E.n.c.D = 1B + B)A.C.D + (B +
Y+
B)A.C.D
=E.e.D+a.c.D =A.D(e +c)
Yr =
=E.D Yr = A.B.e.D
+ A.B.C.D +
= 1e + C)A.B.D +
A.B.e.D
+
5.
Yr = A.g.e.D + A.B.C.D + e.s.e.D + A.B.e.D
+ 1n +
=
1[+ A) B.e.D+ (A+ A) B.e.D
=
B.e.D+ B.e.D
=B.e (D+D) = B.e
Ya = A.B.C.D + A.B.e.D + A.B.C.D + e.n.C.D
=
= B.C
(e + C)A.B.D
=A.D
B)A.e.D
Ya
Gambar 6.11e Cara Lingkar Empat Vaiabel
A.B.c.D
=A.B.D+A.B.D = (B + B)A.D
= (B +
B.C
= B.c
B;A.C.D YZ = A.B.C.P + A.N.C.D + A.B.C.D + A.B.C.D
A.e.D+ A.C.D
A.B.c (D + D) + A.B.c 1D + D) = A.B.c + A.B.c =
=A.D(C+C) =A.D
=18+A)B.C = B.C
70
7'rktik l
ritlt,tl lhnlrhttot I'r,tktis
'
I it
lr.'l K t r t
rt. t
ull t
7t
,l
y:
=
A.B.C.D + A.B.e.D + A.B.e.D + A.B.e.p
=
A.B.e (D
=
A.B.e +A.B.e
=1e +A;
+ D) +
A.s.e (D
+
Yr = A.B.C.D + A.B.e.p + A.g.c.o + A.B.C.D = 1A +
D)
A) A.e.D + (A + A) B.C.D
= B.e.D + B.C.D
n.e
=1e+C)B.D = B.D
=B.C
Yz = A.B.e.D + A.B.e.D + e.B.c.D + E.s.e.o
Ya = A.B.C.D + A.B.C.D + A.g.C.p + A.B.c.D = A.B.C (D +
= 1A+ A)
D) + A.B.C 1D + D)
B.e.D+ (A+ A) B.c.D
=1e + A; B.C
s.e.D+B.c.D =B.D(e +C)
= B.C
=B.D
= A.B.C +
=
A.B.c
yr = A.s.e.D
+
A.B.C.D + A.B.c.D + E.s.e.n
= 1A + A) B.e.D + =
(A
+
A) B.C.D
B.e.D+ B.C.D
=(C+C)B.D = B.D
Yr = B.D
YE
Gambar
6.llf
= B.D
Cara Lingkar Empat Variabel
Yr
6.
=A
Yr
=A
Gambar 6.119 Cara Lingkar Empat Variabel '7)
'l eknik
l rryttrtl l\u'lrl.ttttt I'roktis
'lithi
L'ttr,,ttu{lt
7.
/.1
*l
Yr=
Yl=
A.B.C.D + E.s.e.D + E.B.e.p + a.s.e.D + A.B.c.p + A.B.C.D + E.B.c.D + A.s.c.D E.e.D (B + B) + E.e.P (B + B) +
+
AB.C.D
A.B.c.p + A.B.c.D
+,ts.e.p + e.B.e.n
+
a.B.c.D (A+A) B.e.D +(A+ Ay B.e.o+ 1a + Ay B.C.D+ (A + A) B.c.D B.e.D + B.e.D + B.C.p + B.c.D B.e 1D + o1+ n.c 1o + Dy B.e +B.c
A.c.p (B + B) + E.c.D (B + B) A.e.D+ n.e.p+ A.c.o + e.c.D e.e fD + o; +A.C 1n +D) a.e +a.C
B1e B
A(e +c) E
Y2=
A.B.e.D
Y2=
A.B.e.D + A.B.e.D + A.s.e.p + a.B.e.p + A.B.C.D + A.B.c.p + e.g.C.D + e.g.c.D
+
E.B.c.D
+
+
A.g.e.p
+ a"
+c;
A.n.e.D
+
e"n.e.D
a.r.C.p + a.B.C.D
+ E.B.C.D +
g.e.p +
A.B.C.D
(E + A) B.e.D + (A + A) B.e.D+ (A +A) B.C.D+ (A + A) B.C.D
A.e.D (e+B) + Ae.o1r+B;+ ; A.C.D(B+ B) +A.C.D (B+ B) A.e.D + A.e.D + AC.D+ A.c.D
B.e.D+ B.e.D+ B.c.D+ B.c.D n.e 1D+o)+B.C@+D)
n.e (D+u)+A.C(D+D) A.e +A.C A(e +c) A
B.e +B.C
B(e +C) B
Yl=C
Y2=
Yl=B
Gambar
Gambar 6.11h Cara Lingkar Empat Variabel I 74
T'knik I )igi tal ; |l'nd&ilon
I'ruL't is
'lithd K,lnt.tullt
6.lli
C
Cara Lingkar Empat Variabel g
75
Yl=
A.B.e.D
+
A.B.e.D + A.B.e.D + A.B.C.D +
Yr=
A.B.e.p + e.s.e.D + a.n.e.o + e.B.e.o A.e.D (B + B) + (B + B; a.e.D +
A.e.D (B + B) + A.e .D (B + E) + n.c.D 1n + B) + A.CD 18 + B) A.e.D + a.e.D +A c.D + A.C.D
A.e.o1n+B)+(B+B) Ae.D A.e.D + A.e.D + A.e.p + e.e .p A.e (D+D)+A.e (D+D) A.e +A.e
(A+A)+e.D(A+A)C.D e.D+c.D
(A+A)e
(C + C)D
e Y2=
A.B.C.D + A.B.e.D + A.B.e.D + A.B.e.D + a.B.c.D + A.e.c.D + A.B.C.D + a.B.c.D
D
A.g.c.p
+ A.B.G.D + A.B.C.D + A.B.G.D +
E.B.c.D +A.B.C.D + A.B.C.D + a.s.c.D
A.c.o A.c.D
18 + B) +
A.C.D(B +B) +
(B + ny +
A.c.D
L2
(B + B)
e.C.P + e.C.D + R.C.D + A.C.D
(A+A)C.D+(A+A)C.D C.D+C.D
c(D+D)
A.n.e.n + A.s.e.o + a.s.e.p + e.s.e.p + A.B.c.p + A.B.C.D + A.B.c.D + A.B.c.D = A.e.o 1B + B) + A.e .D(B + B) + A.C.D (B + B) + A.C.D(B+ B) A.e.o + a.e.D + [.c.o + A.c.D (A + A) +e.D(A +A) C.D
e.n+c.p
C
(e +c)D D
Yr=D
Contoh 4
:
Contoh ini terdiri dan,tiga variabel A, B, C, dengan keluaran "1" blla kondisi masukan adalah 0, 1, 2 desimal.
Yr=D
f(A.B.C) = Im (0,1,2)
Gambar 76
6.llj
Cara Lingkar Empat Variahcl
7
i'kn i I' I ) iti
trt
I
I \'
10.
t
t, I r
h
tt
t t t I'u
t
l,'! i s '
I
itln'l h rt t t trt tt.ql t
Tabel kebenaran untuk fungsi SOP adalah
hasil yang diperoleh sama dengan hasil metode Karnaugh Map.
:
i
B
11
Y
SOP
0
0
0
1
ABC
I
I
I
1
A B.C
0
I
0
1
A.B
0
I
I
0
I
0
0
0
I
0
I
I
I
1
0
0
I
I
I
0
C
Penyelesaian dengan menggunakan cara Karnaugh map.
0l
00 -,.|
0
1
: : :
t.i
I
1
-I 0
1l
l0
0
0
0
0
Gambar 6.12 Contoh Penggunaan Karnaugh
1.
Contoh 5. Sama halnya contoh 4 di atas, terdiri daritiga variabel A,B,C, dengan keluaran "1" untuk kondisi masukan 0, 2, 4,6 desimal.
Y=A.C+A.B
f(A.B.C)=Xm (0,2,4,6) Metode SOP dan disederhanakan;
Y=A.B.C+A.B.C+A.B.C = A.B (e + c) + A.s.e
=A.B+A.s.e =E1n+n.e; =A1B+e; =A.B+A.e 78
I )'I'
rt
i
l'
I ) i !i
t,
t
l'
I \'
t
rr
l,'ll,
r
t,
tt
t l' t' t I't
i'
'litln'l Ktnuuglr
79
Tabel kebenaran untuk fungsi SOP adalah
:
A
B
C
Y
SOP
0
0
0
1
A.B.E
0
0
I
0
0
I
0
I
0
1
I
0
1
0
0
I
1
0
I
0
I
I
0
1
1
1
I
0
A.B.C A.B.C A.B.E
"+
Penyelesaian dengan menggunak an cara Karnaugh map.
00
C CI
I
E
0l
il
1
1
0
0
0
Gambar 6.13 Contoh Pengunaan Karnaugh
l0
I
2.
Contoh 6. Terdiri dari empat variabel A,B,C, D dengan keluaran "1" untuk kondisi masukan l, 5,9,12, 13,15 desimal.
0
f(A.B.C) = I m (1, 5,9,12,13,15)
Y=e Persamaan
Y dengan metode SOP;
Y = A.B.e + A.s.e + A.B.e + A.B.e
Bila disederhanakan dengan aturan yang ada, hasilnya akan sama dengancaraKarnaughMap di atas (sebagai latihan). Rangkaian gerbang sebelum dan sesudah penyederhaan adalah sebagai berikut :
80
Ti,kni l' I )igi to l :
I\tiltkutttt
l'nt lt
is
'lith'l
Kunmu_glt
8t
Tabel kebenaran untuk fungsi SOP adalah
A
B
C
D
Y
0
0
0
0
0
0
0
0
I
I
0
0
I
0
B
0
0
1
I
0
0
I
0
0
0
0
I
0
I
I
0
I
I
B
0
0
I
I
I
0
t
0
0
0
0
I
0
0
1
I
I
0
I
0
0
I
0
1
I
0
I
I
0
0
I
I
I
0
I
I
I
I
I
0
0
I
I
I
I
1
Bentuk persamaan SOP
y
=
:
CD
SOF
00
00
0l
0
0
A.B.C D 0l
1i [_ ---r
ll
0
0
l0
0
0
A.BCD
ll
n
t
'1,,,,i..
0
lI 0
-T 0
0
Y=C.D+A.B.C+A.B.D
A.B.C.D
Rangkaian gerbang sebelum dan sesudah penyederhanaan adalah sebagai berikut
A.B C.D A.B.C.D A.B.C.D
:
B C
:
D
e.g.e.p+A.s.e.o+a.B.e.p+e.g.e.D+ a.g.e.o+e.B.c.D
(rangkaian sesudah penyederhanaan)
Bila persamaan SOP disederhanakan dengan aturan-aturan yang ada (sebagai latihan), hasilnya akan sama dengan metode Karnaugh sebagai berikut : Penyelesaian dengan menggunakan cara Karnaugh map.
82
?'ck n i k D i.gi tu l : I't'ndcku tu n
I' ru kt i s
'lltlvl
Kurtutuglt
8.1
Tabel kebenaran untuk fungsi SOP adalah B t_
U
:
A
B
C
D
des
1-7
l]
CI
0
B
0
0
I
0
0
I
I
I
I
0
I
I
0
2
0
0
0
I
1
J
I
0
1
0
0
4
0
0
I
0
I
0
0
1
t
)
A.B C.D
E.n.c.n A B.C.D
0
6
0
I
I
7
1
I
0
0
0
U
0
I
0
0
1
9
I
Bentuk persamaan SOP
SOP
A.B.C D A.B.C.D
:
y = A.B.C.D +A.n.c.n+A.s.e.o +A.s.c.p + A.B.e.p penyederhaan persamaan soP dengan atur an y ang adaakan menghasil-
kan bentuk persamaan Y yang sama dengan cata Karnaugh Map. l)cnyelesaian diserahkan kepada pembaca sebagai latihan. I)enyelesaian dengan menggunakan cara Karnaugh map.
(Rangkaian persamaan SOP, sebelum penyederhanaan)
Gambar 6.t4. Contoh Penggunaan Karnaugh
Contoh
3.
7.
Terrtiri dari empat variabel A,B,C, D dengan keluaran "1" untuk kondisi masukan biner yang menghasilkan bilangan desimal ganjll (L,3,5,7,9).
f(A.B.C.D) = I m (1, 3, 5,7,9)
Y=[.D+B.e.n li l'ttrl' I trtrt,tl l\'rt,l,'l'rttrttt l'rrtl'ti:
l',tIrl Lrtt ttttttylt
Tabel kebenaran dan penambil 7 segmen adalah:
Rangkaian logika sebelum dan sesudah penyederhanaan sebagai berikut 4
B
Penampil 7 segmen
C
D
Masukar
7 Segmen
A.B C D a
Aneka
b
c
d
E
f
Desimal
0000 0001
I
I
I
I
I
I
0
0
I
I
0
0
0
0
1
0[10
I
00ll
0
0
I
I
0
I
?
1
I
I
I
0
0
I
3
0100
0
I
I
0
0
1
0l0l
I
4
.tt
I
0
I
0
I
1
5
B
0110
I
0
I
I
01ll
I
I
I
6
I
I
I
0
0
0
0
7
10CI0
I
I
I
I
I
I
I
U
I
I
I
0
I
I
9
x x x x x x
x
x x x
t9.
H
H
}T
x
x
x x
C
D
:Garnbar 6.15 Contoh Penggunaan Karnaugh
l00l l0l0
4.
l0ll
Contoh 8. Terdiri dari empat variabel A,B,C, D masukan dengan keluaran "1" (segmen menyala) untuk 7 segmen a,b,cd,e,f,g yang mewakili angka desimal 1 sampai 9.
ll00 ll0t 1110
llll
]t Ir
x x x
H
E
x x
x x x
x x !r
It E
,(
Tiap segmen dari a sampai g merupakan fungsi dari masukan A,B,C,D.
Dengan demikian terdapat 7 fungsi persamaan kcluaran Y yang mewakili penampilan 7 segmen pa da alat peru ga a ntr,ki r cit's i m a l. Ir u n gsi keluaran langsung disederhanakan dengan trclrtrk' Kitt tt,tulilt Mitp.
,\(t
'
I i'l'
trt
l' I
I
t
t
t
t,
t
I
I
\'
t
r,
ltl'r t t rn t l' t
t
t I't i
t
I'cnyelesaian untuk segmen a
:
f(A.B.C.D) = I m (0, 2, 3, 5, 6,7,8,9)
'llthrl Ktrntuglr
87
Y=E.C+B.D+A.e+B.D
00
= A.C +
A.e
+ B.D +
B.D
0l
Gambar 6.17 Contoh penggunaan Karnaugh 5b.
ll
Penyelesaian untuk segmen c
f (A.B.C.D) =X m (0, l,
l0
:
3,
4,5,6,7,8,9)
Boo
c-4LJf_r'' B-\\\, \T* r'--" o A
0l
--J'/J
ll
Gambar 6.16 Contoh Penggunaan Karnaugh Penyelesaian untuk segmen
f (A.B.C.D)
=
Y=e+D+B
00
b
5a.
l0 :
I M (0,1, 2, 3, 4,7,8,9)
B C
D 00
Y=A.C+B.D+A.C+B.D = E.C + A.C + B.D +
0l
B.D
Y = C.Doc.D+ B
il
Gambar 6.18 Contoh Penggunaan Karnaugh I)enyelesaian untuk segmen d
f (A.B.C.D) = I
5c.
:
m (0, 2, 3, 5, 6,8,9)
l0
8E
'li'knik I tlgt!ril l\'tnhktttn I)rukt is
litlx'l Ktnntu.qlt
89
00 01 11
CD
10
00 0l
CD
ll
l0
t-....,......u.....00
01
ll l0
\1
Y = B.D + A + B.e.D + A.B.c + C.D
0
E
0
tr-]
#ti
00
tii ,t-l--l-llt--;:, \Ji____.i.__'_i\ ,
xi
1
0t
0
0
x
0
0
X
x
1l
0
0
x
x
1
x
B
x
rr-\
l0
Y=B.D+C.D
B
A
D B C
C
Gambar 6.20 Contoh Penggunaan Karnaugh
D
Penyelesaian untuk segmen
f (A.B.C.D)
Gambar 6.19 Contoh Pengg,unaan Karnaugh Penyelesaian untuk segmen e
f (A.B.C.D)
=
00
:
= E m (0, 2, 4, 8)
:
I m (0, 4, 5, 6,8,9)
00 0t l1
5d.
f
5e.
lB
Y=e.D+B.e+A+B.D
0l
ll l0
90
'
I i'fu t i l'
I
)
ti.t: t
t,
t
I
I Ir
n
Ir
lt
t I rt t
t l' n t I't i t
'lhld Krtnruuglt
ot
A
Contoh 9.
B
Terdiri dari tiga variabel A,B,C biner masukan untuk memilih salah satu masukan Io, I,, ..... I, Vang akan dihubungkan ke keluaran Y
C
(berfungsi sebagai data selector). Tabel kebenaran untuk data selector adalah:
D
Gambar 6.21 Contoh Penggunaan Karnaugh 5f. Penyelesaian untuk segmen g
f (A.B.C.D) AB
:
= E m (2, 3, 4, 5,
6,8,9)
-tL
B
n
Y
I2
0
0
0
Io
I I I I
0
0
I
II
0
I
0
I?
I?
0
1
I
I3
I
0
0
I{
I
0
I
I5
I
I
0
I6
1
I
I
T?
I
I
AB ri
00
Y=B.e+e+n.D+B.C
0[ 0l
Penyelesaian untuk
\
ll
:
AB
00
I
l1
l0
0
o
0
0
0
I
0
0
0
0
C
l0
A B C
Y" =A.B.C
Gambar 6.22 Contoh Pengunaan Karnaugh
59.
'IitlIl 92
'l
i'l'n i l'
I ) i*i t a l :
I\'ndckt t n Pru kt i s
L'ttrtt(tu!lt
a.l
Y,
Penyelesaian untuk
Penyelesaian untuk Yo
:
AB
00
01
:
l0
1l
C
00
01
ll
0
0
0
0
.l
I
0
0
0
0
00 0r
1l
10
11
0
0
0
0
0
1
o
0
0
0
Y, =A.B.c Penyelesaian untuk
Y,
Ya =
Penyelesaian untuk
:
AB C
00 0l 1l
\ C
0
0
o
0
0
0
0
0
0
0
I
0
0
0
0
I
0
0
0
o
Ys
% =A.s.e Penyelesaian untuk
\
Penyelesaian untuk
:
AB
00
01
l1
\
=A.B.C
:
AB
10
C
11
00 0r ll
t0
0
0
0
tl
0
0
0
0
0
I
0
o
o
0
0
I
0
0
0
0
Y, =A'g'c
94
A.B'C
:
AB
l0
t0
% =A.B.C
l',' l'
ttr
l' I
I
t,t:t t,
t
I
I
\t
t, I r
lt
t trt t
t l' r, t ll I i t
'l lt
ln'l K rt t ttttu,glt
9.5
Penyelesaian untuk
Y,
Contoh 10. Rangkaian gerbang logika yang merubah kode BCD menjadi kode Excess-3, dimana kode Excess-3 diperoleh dari menambah angka 3 kepada kode BCD. Kode BCD yang dipakai hanya dari 0 hinga 9, angka dari 10 sampai 15 diabaikan (do not care). 'Iabel kebenaran dan fungsi keluaran (excess-3) :
:
AB
00
01
1l
1U
C 0
0
0
0
0
1
0
0
rn
0
BCD
Excess -3
0000 0001 0010
00ll
Desrmal Yz = A'B'C
0
I Rangkaian logika untuk data selektor adalah:
,)
3
0u1l
010[ 0101 0110
0ll1
6
0100 0101 0110
7
01ll
1010
1000 1001
l0ll
4 5
o
C}
I
1000
l00l 110CI
Yz = E (0, 3,4,7,8) + >q (10, 11,12,13, 14,15)
Yi
= E (1,
2,3,4,5)
+ EQ (10, 11,12,13, 14, 15)
Yn = E (5, 6,7 ,8,9) + >Q (10, 11,12,13, 14, 15)
ABC Gambar 6.23 Contoh Penggunaan Karnaugh
a6
6.
'll'btil' I )tyt,tl I'nnkhtlot I'ntl'!is
'lithel Kurnuulilr
97
Penyelesaian untuk
Y,
:
Penyelesaian untuk
00 0l 11
CD 00
Lt
1
:
l0
j
xi
\
I
0l
0
00
x
0
00 0l ll
CD
1l
1 j4
10
!
0
0l
ll Iu
x
0
f
1
x
x
=D
Yr
Penyelesaian untuk
0
Y,
0
l0
tr3 0
x
0
x
0
0
{
E
Y, =B.c+B.D+B.e.D
:
Penyelesaian untuk Yo
000tul0
CD 00
0l 1l
l0
ti0
:
AB
rit
1
00
00 0
x
0
I it !
0t
x
0
0
1l
x
x
l0
E =e.D+c.P Ya
98
'l
i'kli k I )iy t,tl. I'nuh,l'tlt tt
I'ntL.t i s
'lhhrl Kttrruttt.glt
=A+B.C+B.D
QA
Rangkaian logika untuk data BCD-Excess 3 adalah:
000 001 0il 010 10
\ABI
Dil
1
00
0
0l
I
101
0
0
0
r-
1
+ C.D +
0
l
0
0
0
0
Penyelesaian untuk fungsi keluaran
y = e.D.r + B.c.E
0
C
0
]
111
0
ll
Y
l l0l
100
0
0
0
I 0
1
0
:
[.g.D.E
Rangkaian logika untuk contoh 5 variabel di atas adalah:
A B
Gambar 6.24 Contoh Peng,unaan Karnaugh
7.
C
Contoh 11. Penyederhanaan fungsi keluaran untuk 5 variabel A,B,C,D,E fungsi keluaran dalam bentuk persamaan SOP adalah
:
f (A.B.C.D.E) :
E
E (1, 2, 6,7, 9,13,14, 15,17, 22, 23, 25, 29, 30,
Dalam bentuk tabel Karnaugh dan cara pelingkarannya
D
dimana 3l)
:
Gambar 6.25 Contoh Penggunaan Karnaugh
8.
-oo0oo-
lu)
'li'bil' l rt!it,tl l\'tnlilttltttt
I'ruklis
'
I it
l).'l K (t t rttt tryl t
t0t
Ba ian 7 Metode Qaine-McCluskey
"kita selalu penasaran ingin melihat bintang dihngit, walaupun sebenamya batu krikil dibawah telapak kaki lebih bermanfaat, wtidaknya untuk sebuah
pijakan".
.#"gunaan metode Quine-McCluskey pada dasarnya sama \g l/ dengan metode penyederhanaan fungsi logika yang dibahas sebelumnya, bedanya metode Quine-McCluskey dapat dipergunakan untuk menyederhaan fungsi logika bervariabel banyak tanpa kerumitan.
Metode Quine-McCluskey mereduksi fungsi persamaan logika dengan cara menyederhanakan suku-suku penjumlahan dari perkalian sebagai berikut :
l. 2.
Eliminasi sebanyak mungkin suku-suku persamaan dengan cara XY + XY' = X, hasil penyederhaan disebut suku esensi. Daritabel yang berisi semua suku persamaan, OR-kan suku-suku persamaan/suku-suku esensi tersebut (mencoba semua pasangan yang mungkin) untuk mencari kesamaan nilai pada posisi variabel yang sama, setiap kali melakukan operasi OR hanya diperbolehkan satu variabel yang berbeda.
Contoh:
.At'BCD'+r'fBCD=A'BC
0010J- 0011
xv'Xv
001
x
3.
Fungsi hasil penyederhanaan merupakan penjumlahan dari semua
10
r010
suku esensi yang bukan berupa ulangan dan yang tidak dapat disederhanakan lebih lanjut.
7
0111 1110
14
7.1 Tabel Suku Esensi Langkah ke dua (di atas) cara penyederhanaan dengan metode QuineMcCluskey adalah mencoba semua kemungkinan pasangan OR dari tabel yang berisikan suku persamaan sehingga diperoleh hasil operasi OR dimana suku esensi mengandung variabel sedikit mungkin. Untuk
mencari semua kemungkinan pasangan OR maka variabel variabel yang hendak disederhanakan dikelompokan menurut banyaknya digit "1" terlebih dahulu.
Contoh
I
:
(a,b,c,d) = X m (0,1,2,5,7,8,9,10,14) Kelompok dengan jumlah digit "l" nol adalah variabel bernilai 0 Kelompok dengan jumlah digit "1" satu adalah variabel bernilai Kelompok dengan jumlah digit "1" dua adalah variabel bernilai 5,6,9,10 Kelompok dengan jumlah digit "L" tiga adalah variabel bernilai 7,L4. Buatkan tabel yang berisikan semua variabel dalam persamaan (a,b,c,d) dan dipisahkan sesuai kelompok masing masing. 0000
IM
00000-0 -000
0,1
0,2 0,8
1,5 1,9 2,6 2,10 8,9 8,10
0-10 -010
5,7 6,7 6,14
011-
10,t4
1,2,8
I 2 I 5 6 9
Operasi OR dengan mencari semua pasangan yang mungkin.
0001 0010 1000
(tidak tercakup pada langkah berikut)
0-01 -001
10010-0
(tidak tercakup pada langkah berikuQ (tidak tercakup p ada langkah berikuQ
01-1
-l l0 1-10
Lanjutkan operasi OR tahap berikutnya. 0,1,8,9 0,2,8,10 0,8,1,9 0,8,2,10
-00-0-0 -00-0-0
(ulangan) (ulangan)
2,6,10,14 2,10,6,14
-10
(ulangan)
-10
Dari dua kali tahapan operasi OR, suku-suku esensi yang tidak tercakup pada operasi OR selanjutnya maupun suku-suku esensi yang tidak berupa ulangan, merupakan bagian dari fungsi sisa pcnyederhanaan yang dicari.
0101 0110 1001
'l'eknik l
rixil'tl l'nnhl'tttn l'roktis
lll t! tt lr
L)tt
i
t
tr
[Ll r'('l rr
rl,ry
t0.t
f=
(1,5) + (5,7) + (6,7)+ (0,1,8,9) + (0,2,8,10)+ (2,6,10,14) a'c'd +a'bd *a'bc + b'c' + b'd' + cd'
Berdasarkan aturan reduksi/penyederhanaan Boolean pada bagian 4, makapersamaan f diatas masih dapat disederhanakan menjadi:
f=a'bd+b'c'+cd' Contoh 2
I
m(0,1,2,5,6,7)
Kelompok dengan jumlah digit "1" nol adalah variabel bernilai 0 Kelompok dengan jumlah digit "l" satu adalah variabel bernilai 1,2.
Kelompok dengan jumlah digit
"1"
5,6.
1-l 11-
f=a'bd+b'c'+cd' Contoh 3 : Penyelesaian persamaan fungsi yang mengandung suku
"do not care/
000
tidak berpen garuh",ditekankan kepada bentuk penyelesaian suku esensi yang paling sederhanadenganbantuan suku suku tidakberpengaruh.
1
001
Dengan demikian suku suku tak berpengaruh dapat diabaikan bila tidak membuat bentuk penyelesaian akhir yang lebih ringkas.
2
010
5
101
(a,b,c,d) = 2 m(2,3,7,9,11,13) + I d(l,10,15) Kelompok dengan jumlah digit "l" satu adalah variabel bernilai
6
110
1,2.
111
Kelompok dengan jumlah digit 3,9,r0. Kelompok dengan jumlah digit
Operasi OR dengan mencari semua pasangan yang mungkin.
0,1 0,2 1,5
l(M
5,7 6,7
Bentuk penyelesaian lain dengan menggambil alur yangberbeda, namun tetap mencakup semua suku dalam tabel adalah :
dua adalah variabel bernilai
Kelompok dengan jumlah digit "1" tiga adalah variabel berntlaiT Buatkan tabelyang berisikan semua variabel dalam persamaan (a,b,c) dan dipisahkan sesuai kelompok masing masing.
-10
Hanya terdapat satu kali tahapan operasi OR, suku-suku esensi yang tidakberupa ulangan (tidak dapat dilakukan operasi OR lebih lanjut), merupakan bagian dari fungsi sisa penyederhanaan yang dicari. 1 = (0,1) + (0,2) + (1,5) + (2,6) + (5,7) + (6,7) = a'b' + bc" + ac
:
f(a,b,c) =
2,6
00-
7
"1"
dtra adalah variabel bernilai
"l"
tiga adalah variabel bernilai
,ll,r3.
-
Kelompok dengan jumlah
-
Buatkan tabel yang berisikan semua variabel dalam persamaan (a,b,c,d) dan dipisahkan sesuai kelompok masing masing.
digit"l" empat adalah variabel bernilai
15.
0-0
-01
I l'k n t l' I
'
)
i a t t,
t
I
I \r
t,
I
rl', t ! tt t t l' n t I'! i.t
Mttorlr ()ttittr llr ('ltt:h,y
t07
I
0001 0010 001 I 1001 1010
Dari dua kali tahapan operasi oR, suku-suku esensi yang tidak tercakup pada operasi oR selanjutnya maupun suku-suku esensi yang tidak berupa ulangan, merupakan bagian dari fungsi sisa penyederhanaan yang dicari .
11
0l l1 101 I
f = (1,3,9,11) + (2,3,10,11) + (3,7,11,15) + (9,1,13,15) =b'c+cd+ad
13
1
t5
1l1l
2 3
9 10 7
101
Catatan: suku (1,9), (2,10), (3,11) merupakan ulangan ,,_0_1,,, suku (9,13) merupakan ulangan ,,1_1,, dan suku (7,I5)
merupakan ulangan esensi persamaan
Operasi OR dengan mencari semua pasangan yang mungkin. 1,3 1,9
00-l
2,3 2,10
001-010
3,7 3,1 1 9,ll 9,13
f di
ketiganya sudah tercakup pada suku
atas.
7.2 Pemetaan Suku Esensi
-001
Penyederhanaan dengan menggunakan operasi oR pada taber yang berisikan suku esensi ternyata masih dapat berupa bentuk penyelesaian yang bukan paling sederhana sehingga memerrukan penyederh anaan lebih lanjut dengan aturan reduksi Boolean @agian 4).
0-11 -01
"-11,,
1
10,11
10-1 1-01 101-
Untuk memperoleh hasil yang paring sederhana, serain menggunakan aturan reduksi Boolean, dapat jugamenggunaka n caru petasuku esensi, yaitu gambar yangberisi variabel ,/suku persamaan (secara
,15
-111
dan suku esensi hasil operasi
horisontar)
7 1
(secara vertikar). penarikan garis yang menghubungkan tiap variabel dilakukan secara lurus horisontal (sebagai garis dasar, minimal menghubungkan dua variaber) maupun secara lurus vertikal (sebagai garis cabang, malaimal menghubungkan
1,15 1-1 I
13,15
1
1-l
dua variabel), tidak diijinkan berbelok (serong). suku esensi yang terletak pada garis horisontal merupakan bagiandari suku persamaan yang dicari. Dengan demikian b rla ter dapattiga garis horisontal untuk bisa mencakup semua variabel dalam tabel, maka bentuk persamaan penyelesaian akhir akan tcrdiri daritiga suku esensi.
Lanjutkan operasi OR tahap berikutnya.
t0E
oR
I ,3,9 ,11 2,3,10,11
-0-
3,7 ,Ll ,15 9,1 1,13,15
-11 1-1
1
-01-
'
I
|h i l' I ili t t l.' I \', tt lt' l'(t t t
)
(
t,
t l'r
rt I't i :
Mrlorh
Qu
inr Mc('l u:;k,y
lu)
Contoh 4
Contoh
:
Menggunakan data dari contoh
I
Menggunakan data dari contoh 2 padabagian 7.1.
padabagianT 'L.
01256'l
0125678910 ( 0,1,9,9 ) ( 0,2,9,10)
5
l4
(0,1) arbr (0,2) *"' (1,5) brc
rl l
uc
brdt rl
(2,6)
hct
Cfl
(5,7)
AE
(1,5)
alcId
(6,"7)
ab
(5,7)
arbd
(6,?)
albc
( 2,6,10,14)
I-T x
Gambar 7.2a Cara Peta Suku Esensi (contoh 2)
Dari tabel 7.2a dan 7.2b tampak jelas, penyederhanaan persamaan Gambar 7.1 Cara Peta Suku Esensi (contoh
1)
ai
tabel-tabel di atas, yang perlu diperhatikat adalahbahwa penarikan garis baik secara horisontal maupun vertikal harus mencakup semua D
variabel/suku persamaan, suku persamaan dengan nilai 9 dan | 4 secara vertikal tidak adatemansehingga hatya dapatdicakup lewat penarikan garis secara horisontal. Dengan demikian dua garis horisontal pertama harus lewat variabel 9 dan 14, dilanjutkan penarikan garis vertikal, variabel sisa adalah 5 dan 7 yang masing masing terdiri dari dua suku persamaan, keempatan suku persamaan tersebut dapat dicakup dengan
yang dihasilkan berbeda satu sama lain, walaupun secara fungsional akan memberikan hasil yang sama. Fungsi 7 .2adan7 .2byangdimaksud adalah:
f=a'b'*bc'*ac dan
f=a'c'*b'c*ab
012567 (0,1) arbr (0,2) arcr (1,5) brc (2,6) bcr (5,7) ac (6,7) ab
menarik garis horisontal lewat (5,7), sehingga peta yang menghubungkan semua suku persamaan dalam tabel terdiri dati tiga garis horisontal yang mewakili tiga suku esensi persamaan yang dicari,
yaitu
:
f=b,c,+cd'+a'bd
Gambar 7.2b Cara Pcta Suku Esensi (contoh 2)
lt0
'l
lht tk I )r !
I
t
I
l't'thlil'd t.t,, l'ru kl i s
Irl,'l tt
lr
()tt i
ttr
Al,
('l t t tk't,
ilt
Contoh
5
Ba ian B
Menggunakan data dari contoh 3 padabagianT.l.
23791113 ( 1,3,9,11) btd
Flip Flop
( 2,3,10,1 1) hlc ( 3,7,1 1,15) cd ( 9,1 l,l3,l5) ad Gambar 7.3 Cara Peta Suku Esensi (contoh 3) -oo0oo-
'Alam setnesta menyembunyikan rahasianya dalam dua kata ampuh di dalam pengetahuan, yaitu simetris dan tidak simetris"
flop (FF) merupakan piranti memori yang sifat keluaran,-Qtip - nyatidak hanya tergantung kepada masukan sekarangtetapi \g
juga terkait dengan kondisi masukan sebelumnya. Pada umumnya keluaran flip flop terdiri dari dua yang saling berlawanan, yaitu Q dan Q'. Sebagai piranti memori, flip flop pada umumnya dipergunakan untuk operasi rangkaian (memori) serempak. Sejauh ini dikenal ada empat macam flip flop, yaitu SR-FF, JK-FR D-
FF dan T-FE Tiap macam flip flop selain terdiri dari masukan dan keluaran data, jaga terdapat fasilitas lain berupa masukan pewaktu (clock) dan pengalih operasi berupa masukan Reset/Set.
8.1 Piranti SR- FF -FF merupakan piranti dasar untuk pembentukan macam flip flop lainnya seperti JK-FE, T-FF dan D-FF. SR-FF dapat dibentuk dari gerbang sederhana NOR, NAND, AND dan NOT sebagai berikut : SR
il2
li'knik
I
)itintl l'oul:'htttn I'rul.t is
Dari tabel operasi di atas dapat dised.erhanakan fungsi keluaran dengan menggunakan tabel Karnaugh.
a
Q(t+l) = S(r) + R,(t) Q(t) s(r)
R(r)a(t) r [0 7 0l
Gambar 8.la Gerbang NOR (SR-FF)
1l 10
Gambar 8.1d. Tabel Karnaugh SR-r,f Secara ringkas, operasi
Gambar 8.lb Gerbang NAND (SR-FF)
R
Tabel operasi piranti SR-FF (tanda- adalahkondisi operasi yang tidak diijinkan atau disebut kondisi terlarang) :
R(r)
0
0
0
0
0
0
I
I
I
I
0
0
0
I
I
u
I
0
0
I
I
I
0
I
I
I I
0
I
Gambar
It4
a(t) Q(fF1)
s(t)
8.lc
1
SR-FF dapat ditabelkan sebagai berikut
a a
o a
0
0
1
0
I
0
0
I
0
I
I
I
Keterangan
Memori Kondisi set Kondisi reset Operasi tedaranp
Gambar 8.le Tabel Kebenaran SR-FF (l)
Kondisi memori berarti keluaran
e akan mengingat data masukan sebelumnya (S dan R), sedangkan kondisi set dan reset akan menyebabkan keluaran Q mengikuti masukan s (1 atau 0). Masukan S=1 clan Il=1 tidak diijinkan karena akan menyebabkan keluaran e tidak tcramalkan sehingga disebut sebagai operasi terlarang.
l)alarn aplikasi, SR-FF dilambangkan dengan gambar
Tabel Operasi SR-FF'
'l'rknik I )itit,tl l'nttlrhttttr l'ntktis
l"li1t
l;11,1'
:
memori berarti keluaran Q akan menyimpan data masukan S/R sebelumnya (Q(t) -> Q(t+l)), sehingga keluaran Q untuk banyaknya kemungkinan kombinasi masukan SR dan C (pewaktu) adalah sebagai berikut :
Gambar
8.lf
fl
D
R
L L L L
0
0
0
I
I
I
a a n n n
H
0
0
H
0
H
I
C
Simbol SR-FF (1)
J
C
R
a n
Memori
r'1
Memori Memori
l-'l Y
n a
I
0
I
Reset
0
I
0
Dtrt
I
Gambar
Tambahan fasilitas pewaktu akan memungkinan piranti SR-FF beroperasi pada mode serempak. Dilihat dari segi perangkat keras, tambahan masukan pewaktu tidak merubah rangkaian SR secara
Keterangan
0
H
Gambar 8.lg Simbol SR-FF (2)
tt
Memori
Memori
Operasi terlarang
8.li Tabel Kebenaran SR-FF (2)
Hubungan arltara pulsa pewakru (dianggap sensitif pada lereng naik) dan masukan SR dengan keluaran Qdapatdilihat secara grafik sebagai berikut :
mendasar.
a Gambar Keterangan
Gambar 8.lh Kontruksi SR-FF dapatdiperoleh dengan mengacu kepada tabel kcbcnitrittt ll. Ic. Kondisi
'
l','l' r t t I' I t t t t, t I I \' t t, l,' I
8.lj
Bentuk Pulsa Keluarun SR-FF
(l)
:
I
Sebagai piranti memori, keluaran Q dengan tambahan fasilitas pewaktu
ll6
tz, t 3 t2 t 31
l'rt t r t t t
I' t rt
I't i
s
= kondisi memori 2 = kondisi reset 3 = kondisi sct l;lip
l;lop
t 17
Dari tabel operasi di atas dapat dicari fungsi keluaran
e
untuk D-FF
dengan menggunakan tabel Karnaugh.
Q(t+l) = D(t)
*
Q Y-
[--l
l-l
----------------
l-_l I 1234233321243
Gambar 8.lk Bentuk Pulsa Keluaran SR-FF (2) Keterangan
Gambar 8.2b Tabel Karnaugh D-FF Simbol dan tabel kebenaran D-FF dengan fasilitas pewaktu (c) adalah:
:
1=set 2 = memori 3 = SR-FF tidak aktif (keluaran dalam kondisi hold) 4 = reset
S
C
8.2 Piranti D- FF D-FF merupakan operasikhusus dari SR-FF dimana masukan SRselalu diberi nilai berlawanan, bila S=1 maka R =0 dan sebaliknya. Dengan demikian kondisi terlarang yang dijumpaipada tabel kebenaran SRFF tidak akan dijumpai pada tabel kebenaran D-FF karena tidak memungkinkan adanya masukan S=R= 1. Tabel operasi dan tabel kebenaran untuk D-FF dapat secara langsung diturunkan dari SR-FF.
D(t) 0
R
a
a(t) Q(fFt) 0
I 0
0
I
I
I
1
0
I
Gambar 8.2c Simbol D-FF (1)
Gambar 8.2a Tabel Operasi D'FF
il8
a
I rhul' l
rtyt,tl l\'tt,l,'l'rttrttt l'ntl'tit
l;lip l;lor
l19
C
Da ca
D
a
122211r2222t
Gambar 8.2f. Bentuk Pulsa Keluaran D-FF (1) Keterangan: 1 = Q sama dengan D 2 = memori
Gambar 8.2d Simbol D-FF (2)
a
Keterangan
Tambahan fasilitas masukan set-reset pada piranti D-FF memungkinkan keluaran D-FF dioperasikanpada mode operasi serempak (dipengaruhi
H
Reset
pewaktu) maupun tak serempak (tidak dipengaruhi pewaktu).
H
L
Set
a
a
Memori
C
D
a
H
L
L
H
H
L
x
e
H
L
Set *
x x
L
H
Reset *
H
H
L
Set**
L
L
H
Reset
D
Y
rr
L
L L
x x
H
H
H
H
n a
H
Dari tabel kebenaran D-FF (1) maupun fungsi keluaran Q(t+l) = D(t), tampak jelas bahwa dalam kondisi normal (terdapat masukan SR), DFF akan berfungsi sebagai memori mengikuti masukan S. Sifat ini akan lebih jelas, melihat secara grafik hubungan attara masukan SR dengan keluaran Q dan responnya terhadap pewaktu C (atggap sensitil' terhadap lereng naik).
0
C
L
Gambar 8.2e Tabel Kombinasi D-FF (1)
a
R H
Keterangan
:* {(
)t
**
Gambar 8.2g Tabel Kebenaran D-FF (2) Keterangan: operasi mode tak serempak operasi mode serempak secara operasional, mode tersebut tidak dipakai.
* ** = *** =
Clontoh operasional mode serempak dan tak serempak piranti D-FF sccara grafik adalah sebagai berikut
t20
'
l'rhr t l' I ! t t, t I I \t n l,'k )t
t
Itt
t
r
l' nt
I'l t t
l"lip lihy
:
l2t
C
,
l----]
Ka
[-
Gambar 8.3a Simbol JK-FF (t)
a
t I
AS SR
tl
SSAR
il
SS
AR
t SS
Tabel operasional JK-FF dan fungsi keluaran
e pada dasarnya dapat diturunkan dari SR-FR secara fungsi terdapatkemiripan antarakedua piranti memori tersebut.
Gambar 8.2h Bentuk Pulsa Keluaran D-fF Q) Keterangan: AS = operasi set pada mode tak serempak SS = operasi set pada mode serempak AR - operasi reset pada mode tak serempak SR = operasi reset pada mode serempak
8.3 Piranti JK- FF Sarna halnya D-FR JK-FF juga diturunkan dari SR-FF sebagai piranti
rnemori dasar, bedanya D-FF merupakan operasi khusus dari SR-FF dengan masukan S selalu berlawanan dengan R, sedangkan JK-FF memiliki karakteristik berbeda dengan SR-FF terutama pada kondisi terlarang (S=R=1). Untuk JK-FF kondisi tersebut (sebagai gantinya J=K=1) justru dipergunakan untuk pengalihan Q(t+1) * Q(t) atau disebut kondisi "toggle". Dengan kata lain bila masukan J=K=l (untuk JK-FF) maka keluaran Q akan berupa pulsa kontinu karena keluaran Q akan beralih dari 1 ke 0 dan dari 0 ke I tanpa henti mengikuti pulsa pewaktu.
122
'l','knih l
r(ilill
I
l,rrr.lrhtkttr l'ntkt is
J(t)
K(t)
0
0
0
0
0
0
I
I
0
I
0
0
0
I
I
0
I I
0
CI
I
0
I
I
1
I
0
I
I
I
I
0
a(r) Q(r'.1)
Gambar 8.3b Tabel Operasi JK-FF Fungsi keluaran JK-FF
:
Q(t+t) = Q(t)K'(t) + Q,(t)(t)
t,'lip l,'lop
t 2.1
Hubungan arfiara keluaran Q dengan berbagaikombinasi masukan JK dan pulsa pewaktu C, dapat dipahami secara grafik sebagai berikut :
Q,
Kf-ln
Gambar 8.3c Konstruksi JK-FF (1)
[---_l
o
1;
T;
lt,
Gambar 8.3f Bentuk Pulsa keluaran JK-FF (1) Gambar 8.3d Konstruksi Master-Slave JK-FF Berbagaikondisi operasional JK-FF di atas dapatdiringkas dalam satu tabel kebenaran yang lebih sederhana, sehingga lebih mudah dipahami.
Keterangan : 1 = opetasi set 2 = operasi reset 3 = operasi toggle Sama halnya SR-FE, JK-FF juga dilengkapi fasilitas masukan set-reset
J
K
tt
o
Keterangan
0
0
n
E
Memori
I
0
I
0
Set
0
I
0
I
Reset
I
I
Toggle
sehingga memungkinkan JK-FF dioperasikan pada mode operasi serempak (dipengaruhi pewaktu) maupun tak serempak (tidak dipengaruhi pewaktu).
Q(rFl) >< Q(r)
Gambar 8.3e Tabel Kebenaran JK-FF (l)
t24
'li'kntl' I )tNt'tl
l\'rrhkilttt l'ntlli.t
ltlilt
l:1,,1t
t2.5
Pada tabel kebenaran 8.3i tampak jelas perbedaan operasi serempak dan tak serempak antara piranti SR-FF dan JK-FF. padapiranti JK-FF
terdapat kemampuan "memori" untuk operasi mode serempak maupun tak serempak sedangkan pada piranti SR-FF tidak terdapat kemampuan ini. Dengan demikian fungsi SR-FF dapatdigantikan oleh JK-FR akan tetapi sebaliknya tidak berlaku. e{
a
0
Keterangan
H
L
Set
L
H
Reset *
J
K
L
x x x
x
L L
x x x
x
H
H
H
H
H
o
a
Memori *
H
H
I
H
L
H
Set r**
H
H H
H
H
I
H
L
H
H
H
I
I
a
a
** Memod **
L H
Garnbar 8.3g Konstruksi JK-FF (2)
R H
11
J
Y
:fi
+
*,fi
Reset
Gambar 8.3i Tabel Kebenaran JK-FF (2) Keterangan
* ** = *** -
J
fl
operasi mode tak serempak operasi mode serempak secara operasional, mode tersebut tidak dipakai.
Berbagai kondisi operasional JK-FF pada tabel kebenaran 8.3i, akan lebih mudah dipahami secara grafrk, yang menggambarkan respon keluaran Q terhadap berbagai kombinasi keadaan antara masukan JK, masukan RS dan pulsa pewakru.
K
Keterangan
SII = I l'l,t
tr
l' l,
t
!:r
:
AS = operasi set pada mode tak serempak AR = operasi reset pada mode tak serempak SR = operasi reset pada mode serempak ST = toggle pada mode serempak
Gambar 8.3h Simbol JK-FF (2)
l2h
:
t,
t
I
I \'
r
n
l,' l'rt I
r
tt
tI
I
t
t
t
l' I i
s
ltlilt llttlt
mcmori pada mode serempak
n7
Fungsi keluaran T-FF dapat diperoleh dari tabel operasi diatas dengan menggunakan tabel Karnaugh.
Q(t+1)=T(t)@Q(t)
r(tN o
l
?llTt
.l
Gambar 8.4b Tabel Karnaugh T-FF Simbol T-FF, tabel kebenaran dan rangkaian T-FF serta bentuk pulsa keluaran T-FF adalah sebagai berikut :
rt++^+
1 AS
I TI AR SH
T SR
_ft
I
-s
AS
ST
Gambar 8.3i Bentuk Pulsa Keluaran JK-FF (2)
8.4 Piranti T- FF
Gambar 8.4c Simbol T-FF
KarakteristikT-FFsangatkhasdibandingkandengantigamacamFF yangtelahdibahassebelumnya.KeluaranT-FFmerupakanfungsiXoR dari masukan T dan keadaan keluaran sebelumnya'
a
(t) 0
r(r)
Q(fFI)
0
0
0 1
I
a(r)
T
Q(f|I)
0
0
0
0
I
I
I
I
0
I
0
I
1
0
I
1
0
Gambar 8.4d Tabel Kebenaran T-FF
Gambar 8.4a Tabel OPerasi T-FF
t2,\
I i'l'r t r l' t'r I
r
t,
t
I
I \' t t, lr'l'r t I r t t r I'
t
r
t l't i :
lilip l;lqr
I 2..)
8.5.1 Pencacah 3 Angka Biner Dengan T-FF
Q' Qr Qr
Gambar 8.4e Konstruksi T-FF
Q.* Qr Qr
Qo
000 001 010 011 100
001 010
t Qo
T rnput T2 T1 To
001
0tt
0ll
001
100
llt
l0l
001
101 110
110
01r
tll
000
tll
001
lll
Gambar 8.5a Tabel Kebenaran 3 Digit Biner (T-FF) Qr 0
I
UI 00
0
0
01
0
0
l1
I
I
l0
0
0
QrQo 7_
a
Gambar 8.tlf Bentuk Pulsa Keluaran T-FF
8.5 Contoh Rangkaian
FF
Tr = QoQr
T2
Contoh perancanganberupa pencacah 3 angka biner dengan menggunakan T-FF, SR-FR JK-FF dan D-FF. Perancangan mengacu kepada tabel kebenaran FF yang dibahas pada awalbab ini dengan mengkonversikan
Qr 0
I
0l 00
0
0
0t
I
I
l1
I
I
l0
0
0
QrQo 7
pencacah 3 atgka biner kedalam tabel operasi masing masing, kemudian dilanjutkan dengan penyederhanaan fungsi keluaran dengan menggunakan tabel Karnaugh.
7
Tt=Qo
Tl 1.10
'
I i'k n
t
l' I
I
t
! t l,
t
I
I \'
t
t, I
t
l'r t I r t t t
l' n t l't i.s
l;lip lthy
LVI
Rangkaian pencacah 3 digit biner pada gambar 8,5c dapat digambarkan ke bentuk lain dengan menggunakan fasilitas clock sebagai berikut :
QrQo 7
--
UU J
0t
To=l
1l
l0 To
Gambar 8.5b Tabel Karnaugh 3 Digrt Biner T-FF
Gambar 8.5d Rangkaian Pencacah 3 Digit T-FF (Fasilitas Clock)
Gambar 8.5c Rangkaian Pencacah 3 Digit T-FF
t.12
'l'ekni k
l riy tt t I I \r t' lrht t tt rt l'nt
l't i t
l"liy
l;1,,n
1.1.1
8.5.2 Pencacah 3 Angka Biner Dengan SR-FF QrQo 7
00
Qrl
Qt QrQrQo
7
100
000 001 010 011 100
Sl Rl
ep u0
t0
0x
Ell
EX
x0 0l l0
0x xx 10 0l l0
HX
]tx
Sr
Q:QrQo
Rr
0x 0x x0
0ll 000
lll
xx
101 110
lll
xx 0l
010
xx x0
rr0
Rr = QlrQo
QrQo
/ s
00
0l
Pr-Ht
ll
XH
01
10
Gambar 8.6a Tabel Kebenaran Pencacah 3 Digit (SR-FF) QrQo
7
'oo
0l
QrQo 0l 00
0
0
0l
x
il
x x
l0
x
x
I
Ro =Qo
Rr=Qo
QrQo
'oo
Rt
7
Qr QrQo 7
I
0l 1l
0l
0t 00
1
0l
x
x x
ll
0
0
l0
0
0
l0 so
Sr
= Qtr So
=ezel +erel
=Q6(Qz +Qr)
Gambar 8.6b Tabel Karnaugh 3 Digit Biner SR-FF ci
J2
t.l4
'lbhik I )iNttrl l\rnlrhttrttt l'ntl'ti,t
llilt
l;ht1t
t.15
8.5.3 Pencacah 3 Angka Biner Dengan JK-FF
Qr
Qrf l
QrQrQn
QrQrQo
000 001
100
[10
0ll
011 100
000
lll
l0t
tr Jl ILl
Jo
lx
0x
0x
0x Ux x0
x0 xl lx
lx
K?
J?
Ko
AI
10
rrv
:{x
ll0 lll
010
xl
HX
x0
xlI
xl
Garnbar 8.7a Tabel Kebenaran Pencacah 3 digit (JK-FF) Qr QrQo 7
/
00
Jr = Qlr
J2
QrQo
r
Gambar 8.6c Rangknian Pencacah 3 Digit SR-F'I.
__
UU
7
01
K:=Qo
ll l0 Kx
1.16
'lcknik I ,r$t,tl l\'tnlrl',ttrtrt l'ntklit
l"li1t
llttlt
n7
rr-,
QrQo 7
00 ?
o"
0l
Jt=Qr
ll l0 Jr QrQo
7 __ UU
7
0l
Qo
Kr = QIrQo
1l
Qo
10
K1
Gambar 8.7c Rangkaian Pencacah 3 Digit JK-FF
QrQo 7
8.5.4 Pencacah 3 Angka Biner Dengan D-FF.
00 7 01
Jo=Qr +Qr
ll
Q'
l0
Qr Qr
000 001 010 011 000
Jo
QrQo s
00 s
0l
Ko=l
ll
101
1l[ l1l
l0
Q.* Qo
Qr Qr
t Qo
001 010 011 100 101 110
lll 000
Output
Bl Bo 000
D rnput
[01
Dl Do 001 011
010
[10
Bx
0tt
D2
110
t0l
llt 1[t
1lU
lu0
111
tll
000
Jo
Gambar 8.7b Tabel Karnaugh 3 Di.{tit llintr ,lK
t.18
'
I
i'h t i l' I
t
ri
r:t t,
t
I
I \'r
Gambar 8.8a Tabel Kebenaran Pencacah 3 dign @ FF)
ltll r,
l,'1, t l, t t r l't r t l'l i.t
lil i 1t lil,tlt
l.tq
Qo Qo Qr Dx
Qr
ai 00
/
Dz=Qz.0o +Qr.Qo
ai [0 0l
7
Do
Do
=0,
Bo
=Qz @Q, @Qo
@0,
ll
01
1l
l0
t0
Qo Qr
Qo
00
AI Qr o,'
Bt
7
0[ [1
7
ai
Bz
Bo
=Qz
0l 1l
l0
1i Gambar 8.8b Tabel Karnaugh 3 Digit Biner D-FF
10
Qo Qr
ai D1 = Qz .Qo + Qr .Qo
DI
UI
1t
1[
Qo Qr
ai 00 F
Br
Br =Qz @Qr
0l
ll
Gambar 8.8c Rangkaian Pencacah 3 Digit D-FF
l0
-oo0oot40
I l'A' t t r l'
l,
t,t:t t,
t
I
I
\' t t,
l, l,
t
r, t
t
t I' t,t
l,'t i
t
('ott t oh
R rt
n1hil rut
I tt
ili
u l tt
il
t4t
Ba ian 9 Contoh Rongkaian Lanjuton
yang disajikan pada bagian 9 ini merupakan kelanjutan dari penerapan teori yang dibahas pada bagian V terdahulu, perbedaanmendasar dengan cara penyajianbagian8 adalah padabagran 8, contoh peruncarLgan disajikan dengan menekankan segi teoritisnya sedangkan padabagian ke 9 ini contoh perarrcangan lebih menampilkan segi praktisnya.
Qonoh-contoh
9.1
Sinkronisasi Pengiriman Data
Pengiriman data digital antara sumber dan penerima memerlukan sinkronisasi, agar data yang dikirim dan yang diterima benar-benar sesuai dengan format data aslinya. Terdapat dua macam sinkronisasi, yaitu serempak (secara sederhana diartikan : menggunakan kerangka acuan waktu yang sama) dan tak serempak (sebaliknya : baik sumber maupun penerima menggunakan kerangka acuan waktu sendiri).
JQ
Data masukan
Data keluaran
C
KO *fl_-|-l-
pulsapenggeser
Pulsa penggeser Sinyal kirim data
Gambar 9.la Pengiriman Data Serempak
QrData Masukan
T-l
eo Gambar 9.2
Penggeser
Data Serial4 Bit
Sinyal pengaktif pengu:man data
9.3 Pembagi Frekuensi Gambar 9.lb Pengiriman Data Tak Serempak
9.2 Penggeser Data Serial
Sesuai dengan namanya maka piranti yang dimaksud akan membagi frekuensi secara biner, yaitl :2, '.4, '.8,.......2" dan seterusnya. Keluaran
Q, sebagai pembagi 2, keluaran
Penggeser data serial (pirantinya dikenal sebagai Serial shift register), merupakan piranti yang menerima data pada sisi masukan dan data
Q sebagai pembagi 4, keluaran Q
sebagai pembagi 8, dan untuk JK-FF ke n maka keluaran
sebagai pembagi2".
Q
merupakan
digeser secara serial satu persatu ke sisi keluaran (FIFO). Pada contoh penggeser data serial 4
bit di bawah ini, termasuk salah satu contoh
sinkronisasi data tipe serempak.
t44
'li,knrk t trytt,tl
lhnlrl'tttttt l'rtl'lis
(\ttrtoh lltnghtittt ltniultttt
14.\
10 1011
01
(6 desimal)
(komplemen dari4 desimal) I
0001
I a
a,
0010
(2 desimal)
a, q, Gambar 9.3 Pembagi Frekuensi 7
,T,
Perancangan rangkaian pembagi frekuensi 2' pada gambar di atas, dapat
lunllah
diperluas dengan membatasi faktor pembagi yang dikehendaki,
,K,
misalnya 6 dan secara otomatis berulang pada besaran angka pembagi.
afls
Keluaran Q, dan Q merupakan pembagi 2 dan 4, gabwgan dari Q, du, Q adalah pembagian 6. Jadi dengan melakukan operasi AND terhadap keluaran Q, dan Q, kemudian hasilnya dipergunakan untuk memicu fasilitas 'CLR" pada pir:inti JK-FR maka setiap siklus 6 deretan pulsa masukan pembagi, rangloian akan di inisialisasi ulang ke nol atau tahap awal (lihat contoh 10.5).
penjumlah paralel 4 bil 74LSB3
ft
9.4 PenJumlah- Pengurang 4 bit Biner Operasi penjumlahan biner
dasarnya sama, yaitu operasi penjumlahan kedua-duanya. Perbedaan terletakpada B dan B'(komplemen), bila yang dilakukan adalah operasi
pengurangan biner A-B maka B dikomplemenkan (B->B') terlebih dahulu sebelum dilakukan operasi penjumlahan A+B'.
(6 desimal)
(4desimal) I
1010
t46
DC
_t-L_ Pulsa transfer
Gambar 9.4 Penjumlah (pengurang) 4 Bit Biner Fungsi piranti D-FF pada contoh adalah untuk melakukan operasi komplemen terhadap masukan 4bitB (ambil dari keluaran Q'D-FF) dan juga sebagai menyimpan data (balk A dan B) sementara selama operasi penjumlahan atau mengurangan beilangsung. Operasi penjumlahan sendiri dilakukan oleh piranti IC 74LS83. kontrol operasi
Contoh:
0110 0100
DC
A+ B dan pengurangan biner A-B, pada
o
(10 desimal)
'lbknlk l)hllntl'
l'rnlrkiltu
l'rukt is
('ott!olt Ndnf/tl:itttt l,(nriut(trt
t47
l
penjumlahan atau pengurangan dilakukan lewat dua getbang AND dan satu gerbang OR pada sisi masukan B. Fungsi gerbang AND dan OR adalah bila hendak dilakukan operasi "penjumlahan" maka masukan B yang diumpan ke IC 74L583, sebaliknya bila operasi "pengurangan" yang dikehendaki maka masukan B'yang diumpankan. Operasi penjumlahan T= 1 dan K =0 Operasi pengurangan T=0 dan K =1 Pada gambar, tampakjelas bahwa umpan 4bit data A (dari sisi atas) padatahappertamaakan langsung dijumlahkan oleh IC 74LS83 karena tanda untuk data A adalah positif dengan T=1 (kondisi,awal 0000, sehingga tidak merubahdataA) dan selanjutnya disimpan pada piranti 4buah D-FF. Tahap berikutnya adalah mengumpan data kedua yaitu
Gambar 9.5a Pencacah Frekuensi Modulus 6
B. Tanda atau jenis operasi yang dikehendaki tergantung kepada nilai T dan K, bila dikehendaki operasi penjumlahan maka T=1 dan K=0 sebaliknya operasi pengurangan T=0 dan K=0.
9.5 Pencacah Frekuensi Contoh pencacah frekuensi padabagianini, selain untuk dapat dibatasi
pada besaran tertentu, misalnya 6, jnga dapat dioperasikan untuk mencacah turun (dai angka batas atas ke nol) atau mencacah naik (dari nol ke angka batas atas, misalnya 8).
Angka batas atas misalnya 6, diperoleh dengan memanfaatkan kombinasi keluaran 2 dan 4 untuk memicu fasilitas CLR pada piranti JK-FF (dipaksa kembali ke kondisi awal, yaitu nol). Sedangkan fungsi pencacahan naik atau turun memanfaatkankeluaran JK-FF Q dan Q'.
Sebagaimana diketahui bahwa pada tahap awal (normal) semua keluaran JK-FF akan diinisialisasi ke nol ("0"), ini berarti bila keluaran diambil dari Q' maka nilai sebaliknya yang diperoleh yaitu satu (" 1"). Jadi dengan menggunakan kombinasi gerbang AND dan OR dapat dirancang gabungan operasi untuk pencacahan naik maupun
Masukm ruls
r
Gambar 9.5b
Pencacah Frekuensi Modulus 8
9.6 Data Masukan Serial/Paralel -Data Keluaran Paralel
Contoh piranti dengan kemampuan mengolah data masukan serial atau paralel dengan menampilkat data keluaran dalam bentuk format paralel adalah IC 74165. IC 74L65 memiliki fasilitas 8 bit masukan dan keluaran paralel, satu kisi masukan untuk data serial dan 3 kisi pengendali berupa :
pencacahan turun.
148
li'brrL'
l)tyt,tl
l\tt,lt'[',tt,ttt
l'ntl'lis
('orttolt lir,,!1,\ttdtt l,tt,,iuttt,t
149
Pilihan data masukan : o Data masukan paralei bila PL =0 o Data masukan serial bila PL= 1 Pulsa pewaktu : o CP1 dan CP2, kisi CP hanya aktif atau berfungsi bila IC74L65 bekerja pada model data masukan serial dan keluaran paralel.
o
CP ada deretan pulsa yang diperlukan untuk menggeser data masukan serial (Ds) menjadi format data paralel keluaran.
Pada pembahasan piranti SR-FE, dijelaskan bahwa bila PR (preset/ reset) dan CLR (clearlset) diberi nilai "1" atau tidak aktif dua-duanya maka SR-FF akanberfungsi normal dimana keluaran Q akan mengikuti
data masukan pada kisi D, sebaliknya bila kisi PR aktif dan CLR tidak aktif maka Q ="1" (dipaksakan), demikian sebaliknya.
.-l p.
d o.
t50
'
I rkn r l' l rt!t t,tl'
l'onlrl'oltn I'rol'l i.t
(.\ntolt Rilnlktirtil l,ttrtluttt,t
l5t
Qr
Keluaran
Masukan
G
Qr
A
Masukan
Keluaran E
Qr
Masukan serial IVIR
Gambar 9.6 IC
CP
74165
9.7 Data Masukan Serial - Data Keluaran Paralel Padabagian di atas telah dibahas rangkaian penggeser data, yang tidak lain merupakan bagian dari fungsi pembentukan format data serial ke bentuk format dataparalel. Salah satu piranti yang memiliki fungsi ini adalah \C 74164. fasilitas yang disediakan adalah :
MR (master reset) : untuk proses inisialisasi dimana semua keluaran dipaksakan ke nilai "0". Sesuai sifat D-FF, bila kisi pengendali CLR di aktifkan maka keluaran Q akan bemilai "0". Cp (clock) : pulsa pewaktu yang dipergunakan untuk menggeser data serial ke format paralet. A,B (2 masukan) : merupakan masukan data serial, karena A dan B di AND maka baik A atau B yang tidak dipergunakan untuk mengumpan data masukan, harus di beri nilai " I ", supaya masukan datapada kisi masukan lainya benar.
Gambar 9.7 IC 74164
t52
'l'cknrk
lriliitrl I'nilrktttn I'ruktis
('ontolt lltugfuitn l/tnlttt,t,
15.3
9.8 Penampil Angka Angka desimal A-9 pada umumnya secara visual ditampilkan dalam bentuk 7-segmen. Kombinasi 7 segmen yang menyala atau tidak menyaLa, dapatmembentuk angka desirnal dari 0 sampai 9. Fada contoh perancangan dengan menggunakan geltang logika padabagiandi atas, juga dibahas bagairnana menampilkan angka desimal kc bentuk 7-segrnen yang divisualisasi secara sederhana dengan caramefiyalakan atau tidak menyalakan 7 lampu yang dibentuk selupa angka 8, namun pada contoh ini menggunakan piranti yang sudah kompak yaitu IC 4511 yang merubah masukan berupa bilangan BCD ke bentuk keluaran 7segmen. Keluaran 7 segrnent
Alat penampil 7-segmen pada dasarnya tidak perlu selalu dalam kondisi menyala bila menampilkan angka tertentu (supaya hemat daya dan berdaya-tahan lama), yaitu dengan memanfaatkan kelemahan mata manusia, yang tidak mampu mengikuti gerakan menyala-tidak menyala alat peraga 7-segmen untuk frekuensi diatas 4A Hz. Karena itu pada contoh keluaran IC 4511 dikombinasikan dengan gerbang X-OR yang dihubungkan dengan masukan deretan pulsa berfrekuensi 40-5A Hz. Sistem angka BCD mungkin tidak umum untuk keperluan sehari-hari,
dalam pemakaian di lapangan, biasanya lebih akrab dengan sistem bilangan desimal. Konversi dari angka sistem bilangan desimal ke sistem bilangan BCD dapat menggunakat IC 7 4147 (bisa diranc angan dengan menggunakan gerbang-g erbang logika sederhana).
Masrrkan Desimal
Masukan
Desimal
->BCD
BCD->T segmen
BCD D
Gambar 9.8b Penampil Bilangan Desimal
f.
B
9.9 Multiplexer
A
_rulfl
Multiplexer bukan hal yang asing lagi, karena pada contoh perancangan dengan menggunakan gerbang logika sudah dibahas. Pada contoh ini fungsi multiplexer menggunakanlC 74151yang berupa 8 masukan-l keluaran dan dengan menggabungkan dua IC 74151 akan dapat dibentuk fungsi multiplexer untuk 16 masukan- I keluaran.IC 74151 terdapat kisi pengendali E, IC 74L51 aktif bila kisi E diberikan "0", dengan demikian dengan cara memberikan E nilai "0" secara bergantian terhadap dua IC 74151yang disambung secara seri akan dipcrolch fungsi multiplexer dengan 16 masukan dan I keluaran.
n-5oqztiv
Gambar 9.8a Penampil Bilangn IlCl) t54
'li'l'nik l ritittl. l\rulrltttott
I'ntl'lis
L'otilolt Rdtrylrltitt,t lil,,t,tltt,,
t55
74151
Masukan
Keluaran
;) {: Sr Sr
So
E
Pemilih Pengaktif
Keluaran
Masukan s2
SI
H
x
x
x
0
u
0
0
0
1
Z L l0 l1
0
1
I
t7,
0
I
1
l3
I
0
0
14
1
0
0
15
t
I
0
16
I
I
I
t'I
L L L L L L L L
$aSrSoE pemlh
E
c{
,J0
Pengaktif
Gambar 9.9a Multiplexer IC
74151
Contoh pembentukan fungsi multiplexer dengan 16 masukan dan keluaran dengan menggunakanlC 74151 :
t56
'l'rhnib lril,t,l,tl
l\tnlrhtttn l'ruktis
('onlolt ll:,ttlllttrttt l ttt,ittltt,t
157
ci
r3
Iu{asukan cr c{ JX 'JI
(E0
Keluaran
Y
0
0
0
0
Io
0
0
0
I
I1
I
0
I
0
I2
0
0
1
1
I3
0
I
I
u
I+
0
I
0
1
IJ
0
I
I
0
I6
0
I
I
I
t?
I
0
0
0
I"
I
0
I
1
Ie
I
0
I
0
Ito
I
0
I
I
Itr
1
I
0
I
Ire
I
I
0
I
Irr
1
I
I
I
It+
I
I
1
I
Its
ll ----* Masukan
ItJ -----*
56 51 52
53
t____rr_Pemilih
Gambar 9.9b Multiplexer 16 Masukan -1 Keluar
9.1 0 Demultiplexer (Dekoder) Fungsi demultiplexer merupakan kebalikan dari multiplexer, bila multiplexer menghubungkan keluaran ke salah satu dari sekian masukan, sedangkan demultiplexer menghubungkan satu masukan ke salah satu dari sekian keluar. Baik rangkaian multiplexer maupun demultiplexer dapat dirancang dengan menggunakan gerbang logika sederha na dengan bantuan tabel Karnough. Salah satu pirantt yang berfungsi sebagai demultiplexer adalah IC 71138, fasilitas yang dimiliki IC 71138 adalah:
158
'li'l'ilil'lti!!itttl; l\ulrhtttttt l'ntklis
('ottlolt lirtttlll1ttrt,t I ttrtlntrnt
l.\9
D : kisi masukan data E : kisi pengendali untuk mengaktifkan IC, aktif bila E="0" A0, A' Ar : pemilih satu dan S keluaran. Q:8kisikeluaran
000 0lr 010 [11 100 r01 110 111
I I I I
I
Qr
2
Qr
Keluaran
Femrlik
52 51
0
SO
0? 06 05 04 03 Q2 Ql
Q0
0000000D 000000D0 00000D00 0000D000 000D0000 00D00000 0D000000 D0000000
3
4
5
6
74138 7
Qr
Keluaran demr*<
\
&
Al A,o
Sr 51 So
H# Pemdrh
D
Data
Gambar 9.10a IC 71138 Demultiplexer
t60
'
I
l'/l t i l' I
)
i.t:t t, t l ; l
\r
u
I
rkt t t t l' ru kt i s t
(onlolt lltn.{htirt u I ttttiill(t,t
t6t
Salah satu contoh penerapan fungsi multiplexer adalah sebagai pendeteksi kondisi pintu (tertutup atau terbuka) dimana satu dari 8 pintu yang hendak dideteksi diumpankan ke masukan multiplexer IC 74151, keluaran multiplexer diumpankan sebagai masukan bagi demultiplexer IC 74138. 8 kisi keluaran IC 74138 mewakili 8 kondisi 8 pintu (terbuka atau tertutup). Pendeteksian pintu dilakukan secara terus menerus sehingga baik IC 74138 maupun IC 74138 kisi pemilih (S0, S, 52, A0, A, A2) dihubungkan ke pencacah modulus 8 yang akan memberikan nilai mulai 0 sampai 8 untuk memilih 1 dari 8 masukan atau keluaran, kemudian kembali ke 0 dan seterusnya.
Ba ian 10 Pirunti ADC, DAC don Pulsu
agian 10 ini merupakan pengantar untuk edisi revisi berikutnya,
dimana pada edisi berikut akan dibahas teknik dasar yang berkaitan dengan mikroprosesor sebagai unit pemroses data dan mikrokontroler sebagaibagian dari contoh aplikasi sistem prosesor untuk melakukan fungsi control tertentu. Pembahasan
ADC (analog to digital converter) dan DAC (digital to
analog converter) ditekankan pada segi praktis sesuai tujuan penulisan buku ini, yang lebih menekankan segi aplikasi danpada teoritis. DAC
dibahas terlebih dahulu karena teknik dasar atau cara kerja DAC merupakan bagian dari ADC yang akan dibahas kemudian.
Bahan ADC dan DAC termasuk topik penting dalam konteks pembahasan teknik digital secara keseluruhan karena dilapanganpada umumnya dijumpai ukuran besaran fisik tertentu yang menggunakan skala analogyangbersifat malar berupa Volt atau Ampere, sedangkan
Gambar 9.10b Demultiplexer Sebagai Pendeteksi Pintu
sebagai unit pemroses, prosesor memerlukan besar diskrit berupa logika
-oo0oo-
t62
"0" atall"l".Dengan demikian ADC
dan DAC merupakan perantara dan sekaligus sebagai penghubungan antara dua besaran fisik yang berbeda yaitu analog dan digital.
'
I i' l' n i l'
I
)t
g
t, t
L l \'t Jr l\ t
tt
t
t,
t l' r, t L't i s
f-=*,'*
lu'*
I
meter penting DAC yang disebut resolusi, yaitu besaran terkecil yang masih dapat dikonversikan (P volt = kenaikan tiap satu satuan digi-
tal).
|
I
2N.P
volt
FM
?
E I -l
fslstem
|,r*ror*
+t ry
I
0 Volt
Wai{hl konversi unhrk
sistem
lu'*l Gambar
l0.l
berikut
DAC adalahsebagai
:
Masukan digital DAC : D0, DP Dr, ... ........ D*, Kombinasi biner yang mungkin : 2N Bila bobot terkecil hasil konversi adalah p Volt Tegangan keluaran analog yang mungkin: 0 - 2N.p Volt Resolusi : P/(2N.P) x 100% = (t/2N). 100%
I
Bagan Kotak Antar Muka Analog-Digitat
10.1 DAC
Dr,'-*
DAC adalah piranti yang berfungsi mengubah besaran digitar menjadi besaran analog. Nilai digital dalam bentuk biner misarnya 4 bit dari 0000 sampai 1111 akan dikonversikan menjadi tegangan mulai 0V sampai tegangan maksimum sebesar 24.P. P adalah salah satu para-
,*.1
t64
kombinasi
Secara garis besar parameter masukan dan keluaran
fKont6i--l
I
2N
I I'l' t t t I' I
'
)r
!: t t,
t
I
l't' t t, I t'l't t t, u t
l'nt
l,t i.t
Keluaran tegangan analog
Gambar 10.2 Bagan Korak DAC
I'intrtti
/l)(',
I
)il('rhttr I'rtltt
l0.t
Untuk simulasi hasil konversi dari besaran digital menjadi besaran analog dapat menggunakan pencacah N bit sebagai masukan DAC (pencacah N bit dapat lihat contoh padabagran 10).
nL
untuk V,
%, = -(Rr /Rr).V1 untuk Vr:
%, = _(RJ/&) %
x
dan seterusnya (lihat buku pada daftar perpustakaan untuk pembahasan
Tegangan analog
detailnya). Tegangan keluaran total
Gambar 10.3 Simulasi Konversi DAC Teknik yang dipergunakan piranti DAC untuk mengkonversi besaran bobot digital menjadi besaran analog tidak begitu rumit, yaitu memanfaatkan sifat penguat Op-Amp (tidak dibahas detail karena bukan tujuan buku ini membahas teori analog) sebagai berikut :
! = Sejauh
\ dan \ adalah Vo=-(&/R,).V,
Vo,*
:
Yo,
ini terdapat dua metode yang dipergunakan DAC untuk
mengkonversi bobot digital menjadi tegangan analog, yaitu
:
nRR Dn
Blla pada sisi masukan hanya terdapat Rr (R lain tidak ada) maka hubungan
:
nh rut
p-----J\,q/1',
V keluaran
: ,
li i - l-nt rvJ t-\ L.,0H-r1r4n I
iV,=V,
Gambar 10.5 Metode Binary Weighted Resistor
vr Vr
Vs keluaran
!'I .vRr
Do (LSB)
D" (MSE)
Vr.r
Gambar 10.4 Penguat Op-Amp V, adalah bobot digital "0" (artinya disambungkan ke tanah atau 0 Volt) atau "1" (5 Volt). Bila pada sisi masukan terdapat R, dan & (n lain tidak ada) maka sumbangan tiap bobot masukan terhadap Vo bersifat superposisi (penjumlahan).
.R
+* Gambar 10.6 Metode R/2R Ladder
t(fr
'l
i'bt i k I )i!:i t,t l : l'oulrkt
!
u
n l'ru kt i.:
I'inttti
tl I )(', I ),'l(',l,trt I \tltt
167
(B adalah bobot digital, misalnya 0000 sampai 1111, penjumlahan " dari tiap sumbangan digit).
\
merupakan
10.2 ADC Cara kerja ADC pada dasarnya membanding tegangan masukan yang hendak dikonversi menjadi digital, dengan tegangan hasil konversi dari digital menjadi tegangan analog (DAC). Untuk jelasnya lihat gambar
berikut
:
__Ll-
analog
Pulsa selesai tidak aktif ("high") V, = tegangan keluaran DAC Pulsa selesai aktif ("Low"). Piranti pencacah tidak aktif, terhenti pada angka pencacahan terakhir. Angka terakhir piranti pencacah = bobot digital yang dicari. Secara garis besar parameter masukan dan keluaran
Pulsa selesai
Vl
Pemberian pulsa mulai Piranti pencacah aktif, mulai menghitung dari nol
berikut
ADC adalah sebagai
:
Piranti pencacah ada N bit Pembanding
\
Tegangan analog masukan Volt penuh (maks) Tegangan skala ADC Volt Resolusi : V. /(2N-1) = Jumlah pencacahan Vi / A (nilai bobot digital)
{
Keluaran DAC
\
Waktu maksimum konversi : (2N-1).t ; (t= lebar pulsa pewaktu)
berupa tegangan
Pulsa mulai
ambil dan titik ffii
Pulsa pewattu
acah digrtal
Gambar 10.7 Cara Kerja ADC Pada saat "pulsa mulai konversi" diberikan, pencacah frekuensi (lihat contoh padabagian 10) akan mulai mencacah dari nol hingga ada
perintah berhenti berupa "pulsa selesai". Pulsa selesai muncul bila tegangan keluaran DAC sama atau lebih besar dari tegangan V' Yang hendak dikonversi ke besaran digital (baca sifat penguat Op-Amp pada buku halaman daftar perpustakaan). Dengan demikian dapat disimpulkan sebagai berikut :
I6tl
'
I i' b
t
i
I' I ) i i
t, t l
; l \t nlt
I't t ! t
t
t l' nt l't i.s
_rL Pulsa mulai
-LT Pulsa selesai
Gambar 10.8 Diagram Waktu Konpersi ADC l'inttti /l)(', lil(',htt I'ul',t
169
10.3 ADC 0809 ADC0809 menrpakan piranti ADC yangbanyak dipergunakan dalam aplikasi sistem yang sederhana, terbuat dari CMOS dengan 8 bit masukan analog (No - INr) yang dapat dikonversikan menjadi digital secara individual dengan memilih salah satu masukan analog dengan fasilitas multiplexer 8 masukan - 1 keluaran yang dikendalikan lewat ADDA, ADDB, ADD.. ADC0809 dirancang kompatibel dengan sistem bus mikroprosesor standard sehingga dapat langsung diaplikasikan sebagai bagian sistem bersama mikroprosesor tanpa banyak tambahan piranti perarltaru.
*26
2E
Masukan
INi
l8
Analog
INr
INs INc
buffer 3x hsi
mtr:k
pengalamatan
ALE
Gambar 10.10 Bagan Kotak Internal ADC0809
Keluaran digital
ADC
l5
'0809
l4
8 bir 00000000 -
lil1ll11
INr l1
memilih sah.r
t2
.,,+
State output lalch
19
Pengalamata4
{
Tri
analog
INo
INr INr
dari 8 masukan
8x masukan
l6 22 16 13
Gambar 10.9 ADC0809 ADC0809 menggunakan pendekatan berangsur sebagai teknik konversi dari tegangan analog menjadi bobot digital. Berisikan 256 R untuk pembagi tegangan beserta saklar untuk melakukan fungsi pendekatan berangsur yang dimaksud.
dipilih oleh multiplexer (ALE aktif, Address Latch Enable), selanjutnya akan dibandingkan dengan tegafigan dari "256 R lewat saklarnya" oleh komparatot yang dikendalikan oleh "conffol & timing" (sinyal Start perlu diaktifkan). Tegangan masukan analog setelah
Keluaran dari komparator (pembanding) dipergunakan oleh SAR (successive Aproximation Register) untuk menggerakan cabang cabang saklar (Switch) yang terhubungkan dengan salah satu titik pembagi tegangan 256 R. Tegangan inilah yang akan diperbandingkan oleh komparator sampai tegangafi sama dengan tegangan analog masukan (sinyal EOC aktif, End Of Conversion) dan hasilnya berupa bobot digital 8 bit tersediapada keluaran (dapat dlbaca dengan mengaktifkan sinyal OE, Output Enable). Beberapa karakteristik penting IC ADC0809 yangperlu dipahami bila
dikoneksikan ke piranti lain sebagai sistem, misalnya dengan mikroprosesor.
t70
li'/rtil' l)i!it,tl' l\tt,l,'htt,ttt
I'ntl'!i:
I)iruttti Al )(', lr,|r('rhttr I'ul.vt
t7t
EOC menjadi high ("1") bila tegangan masukan analog telah selesai dikonversi ke bobot digital (dibutuhkan 65 siklus waktu atau pulsa). Pulsa Start adalah negatif edge, sedangkan pulsa ALE adalah
positif
edge.
Perhitungan konversi
:
V," = [(V*. - V*) E 1/2N ] + V*. ....8 (umlah bit digital) N = 1,2. Contoh
:
Digital 00101011 V** = 5V;V*_ = -2Y iV,* = 2,52Y V,* = (5-2)(l/8 +l/32+L/L28+l/256) +2 = 2,5Y Terjadi selisih 5,25y - 2,5Y = 0,05V merupakan kesalahan akibat resolusi dari ADC dan akibat resistansi dari alat ukur tegangan yang dipergunakan.
Contoh: Digital
11111111
V** = 5V;V*_ = 0V iV,ru = 4,99Y V,o, = 5.(l/ 2+l / 4+l /8+l / 16+l / 32+l / 64+l / 128+l /256)
= 4,98Y Terjadi selisih 4,99V - 4,98V = 0,01V merupakan kesalahan akibat resolusi dari ADC dan resistansi dari alat ukur yangdipetgunakan.
Contoh: Beberapa pengukuran dengan menggunakan ADC0809 dan hasilnya sebagai berikut :
t7?.
Ii'btil'lri!:itrtl: I\nltl'tttn l'ro/itit
ADD
000 001 010 0l I 100 101 110 111
v,*
Digital
Vour (Digital)
,ggy 4,37Y
1111111I
4,98Y 4,35V 3,73Y 3,10V 2,48V 1,85V 1,23Y
3,12v
11011111 10111111 10011111
2,49Y
0111111
I,g7Y
01011111 01000000 00100000 0,6lv
3,74Y
1,24Y 0,62Y
I
'1O.4 Contoh Termometer Digitat Contoh penerapan ADC sangat luas, salah satu penerapan yang sering dijumpai adalah sebagai alat penunjuk suhu (thermometer). Dengan menggabungkan beberapa piranti berupa alat sensor suhu, ADC dan pengalih BCD - 7 segmen serta penampil 7-segmen dapat dirancang satu thermometer digital yang cukup akurat.
Piranti ADC yang dipergunakan adalahMcl|433 yang mengkonversi tegangan analog masukan pada kisi V*, sedangkan tegangan referensi dan kalibrasi dilakukan pada kisi V. dan Voo. Berfungsi sebagai sensor suhu adalah diode 1N4148 (semakin aktif diode, arus yang masuk kisi basis transistor semakin kecil sehingga transistor semakin tidak aktif dan tegangan kolektor akan semakin membesar). Perubahan tegangan ini terkorelasi dengan suhu yang dikenakan kepada diode yang berfungsi sebagai sensor. keluaran ADC14433 berupa BCD, dikatakan 3% digit karena angka paling signifikan (MSB, most significant byte) hanya menampilkan angfta "1" desimal. 3 digit lainnya dapat menampilkan besaran 0 - 9 desimal. Untuk memilih satu diantara 4 digit penampil 7-segmen, piranti MCI4433 menggunakan fasilitas DS, DS2, DS3, DS4 (4 kisi keluaran mewakili 4 penampil 7-segmen). Dengan demikian fasilitas DS ini mcnghindari MCl4433 untuk menyediakan keluaran 4x 4bit l'intnti Al)(', l)tr(',htt
l\tlvt
t7.1
BCD bagi 4x penampilan 7-segmen. Besaran BCD tidak dapat langsung ditampilkan oleh 7-segmen, untuk maksud ini dipergunakan piranti MC14511 (pengalih BCD ke 7-segmen), sedangkan 7-segmen sendiri menggunakan HP5082. Penstabil
JV
U CLKr
V,Veo
10.5 Pembangkit Pulsa Semua piranti yang menggunakan FF maupun piranti digital aktif yang
berupa komponen terintegrasi seperti IC memerlukan pulsa pewaktu eksternal untuk bekerja. Rangkaian pembangkit pulsa pe',r'aktu yang paling lranyak diaplikasikan pada umumnya menggunakan IC 555, karena sifat terintegrasinya yang sedikit memerlukan komponen tambahan dari luar.
CLK2 Rr
MC14433 (ADC)
hnversi 3rD
,
digit
Rrct
ABCD
4
MC154tt pengalih BCD ke 7 sesmen
Gambar 10.12 Rangkaian Pulsa Pewaktu IC
555
Lebar pulsa atau frekuensi ditentukan oleh komponen R dan C luar dihitung sebagai berikut :
iErE
m HH
tr
Gambar
t74
l0.ll
Termorneter Digital 3%
{--+
Digit
'Ii'l'nik I )itittrl: I7'ndtkotun I'ruktis
tn
T
I'ironti Al)(', l)A('tltn
l\lyt
l7.t
.L
t =T tL +tH tz =0,693 Rz C
tg =0,693'(Rr +Rz)C
dutvcvcle=
Daftar Pustaka
tH
tH +t2
Contoh
l. 2. 3.
't64
4.
25553 6
L 680
pf
I
TIo
5.
t5
6.
=I
7. 8.
Gambar 10.13 Rangkaian Pembangkit Pulsa
9.
-oo0oo-
John B. Peatman; " The Design og Digital Sysrems"; 1972:' McGraw-Hill Zvi Kohani; " Switching and Finite Automata Theory"; 1978; McGraw-Hill Charles H. Roth,Jr; "Fundamental of Logic Design ";2002; Jatco Publishing House Samuel C. Lee; " Teori Switching dan Disain Digital" ; 1987; Penerbit Erlangga Raymond B. Yarbrough; "Electrical Engineering Review M antJal" ; 1983; Professional Publication, Inc. Robert F. Coughlin ; "Penguat Operasional dan Rangkaian Terpadu Linear "; 1982; Penerbit Erlangga. John V. Wait ; " Introduction to Operational Amplifier Theory and Applications"; 1975; McGraw-Hill. Ronald J. Tocci; " Digital Systems, Principles and Application"; 1995; Printice-Hall, Inc William Kl eitz; " Digital Elecffonic, A Practical Approach" ; 1996; Printice-Hall, Inc. -oo0oo-
r76
'
I
i'l' r t i I' I ) i !
t t rt
L l \r n h'h t t t t t I' nt t
I't i.t
